"m비트"의 검색결과 입니다.

통합검색(6,352)
리포트(5,557)
시험자료(421)
논문(169)
방송통신대(91)
자기소개서(84)
서식(17)
ppt테마(6)
노하우(5)
이력서(2)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 atmega128 프로젝트 암기노트 영어스토리텔링 오픽 im atmega128 작품 지정 및 기초공사 지반조사 색채심리 수영 역사적 배경

EasyAI “m비트” 관련 자료

+전자계산기 구조 (1.f(a, b, ..등록일 2021.10.18 | 총 2,724자 | 9페이지 | 10,000원
+M비트 가산기와 비교기등록일 2010.11.02 | 총 648자 | 26페이지 | 2,000원

외 2,605건 중 선별하여 새로운 문서 초안을 작성해 드립니다

판매자 표지는 다운로드시 포함되지 않습니다.

"m비트" 검색결과 1-20 / 6,352건

RFID 시스템에서 불연속 m-bits 인식을 위한 개선된 가변비트 M-ary QT 충돌해소 알고리즘 (Improved variable bits M-ary QT conflict resolution algorithm for discrete m-bits recognition in RFID system)

한국정보통신학회 김관웅, 김변곤

논문 | 8페이지 | 무료 | 등록일 2025.05.15 | 수정일 2025.05.22

다운로드
m-비트 병렬 BCH 인코더의 새로운 설계 방법 (A new design method of m-bit parallel BCH encoder)

proposes a new design method of m-bit parallel BCH encoder based on serial linear feedback shift ... 은 복잡도와 칩 면적을 줄이기 위한 효과적인 방법이다. 본 논문에서는 직렬 선형 귀환 쉬프트 레지스터 구조를 기반으로 부 표현들을 이용한 저 복잡도 -비트 병렬 BCH 인코더 구현 ... is restricted by . The obtained sub-expressions can be shared for implementation of different m

논문 | 6페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
유한체 GF(2^m)상의 비트-병렬 곱셈기의 설계 (Design of Bit-Parallel Multiplier over Finite Field GF(2^m))

한국정보통신학회 성현경

논문 | 9페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
기가비트 이더넷상에서의 M-VIA 구현 (M-VIA Implementation on a Gigabit Ethernet Card)

한국정보과학회 윤인수, 정상화

논문 | 7페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드
유한 필드 GF(2m)상의 비트-패러럴 시스톨릭 나눗셈기 (Bit-Parallel Systoic Divider in Finite Field GF(2m))

한국정보처리학회 김창훈, 김종진, 안병규, 홍춘표

논문 | 6페이지 | 무료 | 등록일 2025.04.19 | 수정일 2025.05.10

다운로드
GF(2m)상의 효율적인 비트-시리얼 시스톨릭 곱셈기 (An Efficient Bit-serial Systolic Multiplier over GF(2m))

한국정보과학회 이원호, 유기영

논문 | 7페이지 | 무료 | 등록일 2025.02.28 | 수정일 2025.03.06

다운로드
반복등화를 위한 LLR 연판정 비트 정보를 이용한M-QAM 심벌 Remapping (M-QAM Symbol Remapping Using LLR Soft Bit Informationfor Iterative Equalization)

한국전자파학회 김근배, 박상규

논문 | 4페이지 | 무료 | 등록일 2025.05.07 | 수정일 2025.05.17

다운로드
다항식기저를 이용한 GF(2m) 상의 디지트병렬/비트직렬 곱셈기 (Digit-Parallel/Bit-Serial Multiplier for GF(2m) Using Polynomial Basis)

한국통신학회 조용석

논문 | 7페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
GF(2m)의 정규기저를 이용한 2배속비트직렬 곱셈기 설계 (Design of Two-times Faster Bit-Serial MultiplierUsing Normal Basis of GF(2m))

한국지식정보기술학회 조용석, 민경일

논문 | 7페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
유한체 GF(2^m)의 정규기저를 이용한 새로운 비트직렬/디지트병렬 곱셈기 (A New Bit-Serial/Digit-Parallel Multiplier in GF(2^m) UsingNormal Basis)

한국지식정보기술학회 조용석, 신용달

논문 | 8페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
비트-벡터 해시 테이블을 이용한 효율적인 다중 스트림 조인 알고리즘 (An Efficient M-way Stream Join Algorithm Exploiting a Bit-vector Hash Table)

한국정보과학회 권태형, 김현규, 이유원, 김명호

논문 | 10페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드
0.18-μm CMOS 공정을 이용한 6～18 GHz 8-비트 실시간 지연 회로 설계 (Design of a 6～18 GHz 8-Bit True Time Delay Using 0.18-μm CMOS)

율이 일정한 m-유도 필터(m-derived filter)를 이용하였다. 설계한 8-비트 TTD는 2개의single-pole double-throw(SPDT)와 7 개의 double ... -pole double-throw(DPDT) 스위치로 구현하였으며, 인덕터를 이용하여 반사특성을 개선하였다. 설계된 8-비트 TTD는 0.18 μm CMOS 공정을 이용하여 제작 ... 6～18 GHz 8-bit true time delay (TTD) circuit. The unit delay circuit is based on m-derived filter

논문 | 4페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
기약 AOP를 이용한 GF(2m)상의 낮은 복잡도와 지연시간을 가지는 비트-병렬 시스톨릭 곱셈 구조 (Bit-Parallel Systolic Multiplication Architecture with Low Complexity and Latency in GF(2m) Using Irreducible AOP)

한국정보기술학회 김태완, 이원진, 김기원

논문 | 7페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
유한체상의 낮은 복잡도를 갖는 비트-병렬 시스톨릭 다항식 곱셈기 (Low Complexity Bit-Parallel Systolic Polynomial Basis Multiplier over Finite Fields GF(2m))

multiplier affect the performance of cryptosystems. In this paper, we consider a low complexity bit ... omputation architecture. The proposed multiplier consists of an most significant bit (MSB)-first ... general multiplication systolic array and an least significant bit (LSB)-first Montgomery

논문 | 13페이지 | 무료 | 등록일 2025.07.14 | 수정일 2025.07.20

다운로드
0.18 μm CMOS 기반 인덕터를 사용하지 않는 6～18 GHz 7-Bit 28 dB 가변 신호 감쇠기 (Inductor-less 6～18 GHz 7-Bit 28 dB Variable Attenuator Using 0.18 μm CMOS Technology)

본 논문에서는 6～18 GHz 대역 7-bit 28 dB 가변 신호 감쇠기의 설계 및 측정결과에 대하여 기술하였다. 기존의 switched- T 감쇠기에 칩 사이즈를 최소화하기 ... 위해 인덕터를 사용하지 않았고, 보상용 병렬 커패시터를 추가하여 참조 상태(reference state)와 감쇠 상태간의 위상 변화를 최소화하였다. 설계된 감쇠기는 0.18 μm ... 를 포함하지 않은 칩 면적은 0.11 mm2이다. This paper presents a 6～18 GHz 7-bit digital-controlled attenuator. The

논문 | 9페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.09

다운로드
Nakagami-m 페이딩 채널에서 Dual-carrier Modulation (DCM) 기법의 점근적 비트오류율 분석 (Asymptotic BER Analysis of Dual-carrier Modulation (DCM) Scheme over Nakagami-m Fading Channel)

본 논문에서는 Nakagami-m 페이딩 채널에서 Dual-carrier modulation (DCM) 기법의 비트오류율을 높은 신호 대비 잡음 비 수준에서 새로운 형태의 점근 ... bit error rate (BER) expression for dual-carrier modulation (DCM) over Nakagami-m fading channels at

논문 | 4페이지 | 무료 | 등록일 2025.06.19 | 수정일 2025.06.27

다운로드
Double Nakagami-m 페이딩 채널에서 MRC 다이버시티 기법을 채택한 다양한 변조기법에 대한 비트 오류율의 닫힌 상한 유도 (A Closed-Form Upper Bound on the BER of M-ary Modulation Schemes with MRC Diversity over Double Nakagami-m Fading Channels)

을 채택한 시스템의 다양한 변조기법에 대한 평균 비트 오류율 (bit error rate)의 상한 (upper bound)에 대한 간결하면서도 닫힌 형태의 수식을 유도한다. 구해진 수식 ... average bit error rate (BER) especially in double Nakagami-m fading channels. Exploiting the derived s ... Rayleigh, Rician, Nakagami-m 등과 같은 기존의 일반적인 페이딩 채널 모델과 비교하여 double Nakagami-m 페이딩 채널은 dual-hop

논문 | 6페이지 | 무료 | 등록일 2025.06.19 | 수정일 2025.06.27

다운로드
발달장애인 일자리 창출을 위한 사회적협동조합의 성장단계별 경영전략: SER-M 프레임워크를 활용한 두빛나래 사례 분석 (Management Strategies of Social Cooperatives for Employment of People with Developmental Disabilities: A Case Study of Doo Bit Narae Using the SER-M Framework)

한국협동조합학회 안세영, 임효숙

논문 | 25페이지 | 무료 | 등록일 2025.04.14 | 수정일 2025.05.09

다운로드
다양한 회로 공유기법을 사용하는 10비트 100MS/s 27.2mW 0.8㎟ 0.18um CMOS Pipeline ADC (A 10b 100MS/s 27.2mW 0.8m㎟ 0.18um CMOS Pipeline ADC with Various Circuit Sharing Schemes)

대한전자공학회 윤근영, 이세원, 이승훈, 최민호

논문 | 11페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드
전자계산기 구조 (1.f(a, b, c) m(2, 4, 6, 7)의 진리표를 작성하고, A, B 그리고 B, C를 각각 선택선으로 했을 때, 4 x 1 멀티플렉서(Multiplexer) 블록도를 설계하여 도시하시오.2.4K ROM 1개와 1K RAM 사용하여 8비트 마이크로컴퓨터를 설계하여 그림을 그리고 반드시 각각 Ram 칩 번호를 다르게 설정하고,)

............................................................Page.81. 1번 문제 (4주차 1차시- 논리회로의 간략화 방법 교안 87p)f(a, b, c) = ∑m(2, 4, 6, 7)의 진리표를 작성하고, A, B 그리고 B, C ... 를 각각 선택선으로 했을 때, 4 x 1 멀티플렉서(Multiplexer) 블록도를 설계하여 도시하시오.1.1 f(a, b, c) = ∑m(2, 4, 6, 7)의 진리표1) 진리표열 ... ) 선택선 B, C2. 2번 문제(5주차 2차시 - 메모리 모듈, 134p)4K ROM 1개와 1K RAM 사용하여 8비트 마이크로컴퓨터를 설계하여 그림을 그리고 반드시 각각 Ram 칩

리포트 | 9페이지 | 10,000원 | 등록일 2021.10.18

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감