"analog clock"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

4비트 dac d/a ad 컨버터 6가지 PLL OP-AMP 비교기 adc decoder layout

판매자 표지는 다운로드시 포함되지 않습니다.

"analog clock" 검색결과 1-20 / 175건

도어락 디자인에 있어서 디지털과 아날로그 방식의 소비자 선호도에 관한 연구 (A study on the consumer’s preference of digital and analog door in lock design)

한국디지털디자인학회 장중식, 정도성

논문 | 12페이지 | 무료 | 등록일 2025.04.17 | 수정일 2025.05.10

다운로드
판매자 표지

PLL 예비보고서

실험 제목: Phase locked Loop실험에 관련된 이론사용 TI 보드 - Analog System Lab Kit PRO(Texas instrument)해당 ASLK PRO ... (MPY634)를 장착하고 있다. 또 두개의 12비트 parallel-input multiplying digital-to-analog converter DAC7821와, wide ... 한다.아래표에 Capture range와 LOCK range 를 보인다.참고문헌[1] http://www.rfdh.com/bas_rf/begin/pll.php3

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.05.01

다운로드 장바구니
판매자 표지

LG이노텍 R&D(연구개발)직 합격 자기소개서

corner와 온도에서 고려하는 법을 알게 되었습니다. 50%로 Locking이 되는 과정에서 up-down pattern으로 lock detector로 만들었으나 monte-s ... , 제어와 통신분야를 주로 수강하며 미래기술력을 구현해 보기 위해 스마트 도어락시스템을 제작하고, 졸업 논문으로 번호판 영상 알고리즘을 직접 설계하였습니다. 상상 속의 기술력이 현실 ... 는 실제 상황에서 설계하는 법을 배웠습니다. 처음에는 TCON에 들어가는 Duty cycle corrector를 설계하였습니다. 설계과정에서 monte-simulation및 다른

자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.16

다운로드 장바구니
금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계) 레포트

이 phase lock 하는 것을 확인하시오. 이 경우 VCONT의 파형을 통해 PPL이 critical damping의 과도 응답을 가짐을 확인하시오.: 위의 회로도를 통해 ... 1. OrCAD의 ABM(Analog Behavioral Modeling)을 이용한 PLL의 Simulation1) VCONT, FIN, FOUT을 monitor 하면서 PLL ... 이 일치함을 통해 PLL이 phase lock 한다는 것을 확인할 수 있습니다. 또한, 하단의 FIN(빨간색)과, FOUT(파란색)의 파형이 안정화되며 같아지는 모습을 통해 PLL

Non-Ai HUMAN
| 리포트 | 11페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

다운로드 장바구니
color_sensor_code

; // (a) activate clock for port Adelay = SYSCTL_RCGC2_R;GPIO_PORTD_LOCK_R |= UNLOCK; // unlock GPIO ... ; // disable analog function on PD3210GPIO_PORTD_PCTL_R &= ~PD3210_HIGH; // clear PCTL register on PD ... _HIGH 0x02 //PF1 == 0x02void PortF_Init() {SYSCTL_RCGC2_R |= CLOCK_GPIOF; // (a) activate clock for port

Non-Ai HUMAN
| 리포트 | 12페이지 | 15,000원 | 등록일 2021.12.05

다운로드 장바구니
전공영어 레포트

□□연습문제□□2. 다음 설명에 가장 적절한 용어를 보기에서 고르시오.ⓐ chipⓑ PLL(Phase Locked Loop)ⓒ zener diodeⓓ transistorⓔ c ... . ( clock generator )시스템 동기화를 할 수 있도록 고정된 간격으로 신호를 발생시키는 장치6) A form of electronic circuit in which ... 의 보수 값을 저장한다.A flip-flop maintains a binary state until directed by a clock pulse to switch states.플립

Non-Ai HUMAN
| 리포트 | 36페이지 | 3,000원 | 등록일 2021.05.16

다운로드 장바구니
저전력 무선통신 모뎀 구현용 전류기억소자 성능개선 (Performance Improvement of Current Memory for Low Power Wireless Communication MODEM)

한국전자통신학회 김성권

논문 | 7페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
경과시간에 대한 초등학생들의 과제 수행 실태 조사 (Investigation of Elementary Students’ Performance on the Elapsed Time Task)

이화여자대학교 교과교육연구소 한채린

논문 | 13페이지 | 무료 | 등록일 2025.04.16 | 수정일 2025.05.10

다운로드
아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 예비보고서

실험의 조건에 맞게 회로를 재구성한다.9. Single pulse clock으로 single pulse를 가하여 D/A converter의 출력을 측정한다.10. 주파수 발생기 ... 출력 전압 레벨이 변화한다.4. 실험 이론아날로그 ? 디지털 변환기 ( ADC / Analog to Digital Converter)아날로그 ? 디지털 변환의 블록도플래시 타입 ... 를 디지털 신호로 변환하여 처리하는 것이 유리하다. 아날로그 신호를 디지털 신호로 변환하는 장치를 아날로그 ? 디지털 변환기 (ADC / Analog to digital

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

기본간호학2 휴식과수면 의학용어사전

까지를 이른다.23melatonin멜라토닌수면-각성 주기가 일주기성 리듬을 갖도록 도와주며 수면을 유도24biological clock생체시계빛이나 활동에 의해 영향을 받으며 생체시계 ... , 혈압, 뇌파 등의 생리적 기능의 변화를 알려주어 신체기능을 의식적으로 조절하도록 유도하는 기법35circadian clock일주기성 시계일상생활에서 주기적으로 낮 동안 혹은 하루 ... visual analog scaleVAS시각상사척도주관적인 통증의 강도를 평가하는 방법으로 수면사정을 위해서도 쓰임52electroencephalogramEEG뇌파검사뇌 내의 전위변화

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,500원 | 등록일 2022.09.20

다운로드 장바구니
디지털 논리회로의 응용 D/A, A/D Converter/반도체 기억장치

.5 V 간격으로 변화시키면서 디지털 출력 상태를 기록한다. 이 때 ST 단자는 0의 상태로 하고 clock 입력 단자에는 1 Hz, 5 V의 펄스를 인가하여야 한다 ... 문헌 Hyperlink "https://en.wikipedia.org/wiki/Analog-to-digital_converter" https://en.wikipedia.org ... /wiki/Analog-to-digital_converter Hyperlink "https://en.wikipedia.org/wiki/Random-access_memory" https

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2022.03.03

다운로드 장바구니
‘몇 시 몇 분 전’으로 시각 읽기에 얽힌 수학적 활동의 탐색 (Exploring Doing Mathematics Interwoven within Relative Time Reading)

대한수학교육학회 한채린

논문 | 19페이지 | 무료 | 등록일 2025.04.30 | 수정일 2025.05.15

다운로드
0.4-2GHz, Seamless 주파수 트래킹 제어 이중 루프디지털 PLL (A 0.4-2GHz, Seamless Frequency Tracking controlled Dual-loop digital PLL)

대한전자공학회 손영상, 임지훈, 하종찬, 위재경

논문 | 8페이지 | 무료 | 등록일 2025.06.30 | 수정일 2025.07.05

다운로드
아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서

) 가변저항을 연결한 후 ADC의 3번 핀이 5~15V로 변화될 때 7405의 핀 8, 6, 4, 2의 출력전압을 측정한다.4) Single pulse clock를 인가하여 c ... accepting a personal obligation to our profession, its members and the communities we serve, do ... hereby commit ourselves to the highest ethical and professional conduct and agree:1. to accept

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
판매자 표지

서강대학교 23년도 마이크로프로세서응용실험 11주차 Lab011 결과레포트 (A+자료)

다. line 10에서는 DMA clock enable을 한다. line 11에서는 CCR 레지스터를 통해 PL[1:0]에 11을 write하여, channel priority ... 를 연속적으로 전송(burst)할지, 단위 데이터로 전송할지 설정해야 한다.DMAC는 다수의 입출력장치와 channel을 통해 DMA를 수행한다. 이때 각 channel에 대해 우선순위 ... 를 4개까지 부여한다. 각 channel에는 내장된 연결소자들의 DMA request를 선택적으로 연결할 수 있다.STM32F103VB는 한 개의 DMA, 7개의 channel

리포트 | 24페이지 | 2,000원 | 등록일 2024.03.24

다운로드 장바구니
판매자 표지

상급정신간호학-석사과정 과제- 불안(건강간호심리와 관련된 주제에 대한 문헌고찰)

Screening Scale: Korean Nu-DESC)를 이용하여 측정② 불안-주관적 불안은 시각적 상사척도(visual analog scale, VAS)로, 생리적 불안은 활력징후(수축기 ... 2024학년도상급정신건강기말보고서교과목명 : 상급정신건강과 제 명 : 기말 보고서-불안(건강간호심리와 관련된 주제에 대한 문헌고찰)학 번 :성 명 :연 락 처 ... 중재 프로토콜을 바탕으로 단기 프로그램으로 개발심혈관 중환자실(coronary care unit, CCU)에 입원한 노인 환자를 대상으로 영적 간호중재를 매일 30분간 3일 동안

리포트 | 13페이지 | 5,000원 | 등록일 2024.10.24

다운로드 장바구니
졸업작품(캡스톤, AVR, ATMEGA128, 블루투스, APP, 임베디드)

속도 제어모터 ON/OFFmain() 함수AVR에 저장되어 있는 소스코드는 일정 clock에 맞춰 계속해서 동작한다.AVR과 어플리케이션이 블루투스통신으로 연결된 뒤 두 장치 ... 값 0~1024 사이로 받아들임LM35온도센서모듈[SZH-EK046]온도 analog값 받아들임DC모터구동모듈-(AM-CD2L)/ DC모터온도에 따른 FAN제어에 쓰일 모터FYM ... 수 있고, 다양한 생활양식의 변화를 가져올 것으로 예상됨.3. 결과물3.1 H/W 코딩(프로그램 소스 c파일)#include #include #include #define CW

Non-Ai HUMAN
| 리포트 | 23페이지 | 6,000원 | 등록일 2021.08.29 | 수정일 2021.09.02

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

을 익힌다.2. 이론가. Xilinx VHDL 설치법(1) www.xilinx.com에 접속하여 ②에 있는 Downloads를 클릭한다.(2) ISE Design Tools를 클릭 ... License를 클릭한 뒤, Generate Node -Locked License를 클릭합니다.(3) 아래의 그림과 같이 실행한 뒤, 자신의 이메일로 라이센스를 받는다.(4) 설치 ... 와 출력 C port를 각각 선택하여 만든다.(2) AND 게이트 내용을 코딩한 후 저장한다.(3) Synthesize를 오른쪽 클릭하여 run 시킨 후 하단에 successfully

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
논리회로실험 A+결과보고서 10 DA & AD Converter

1. 실험 과정 및 결과실험 1) DAC (Digital to Analog Converter)(1) single pulse clock으로 single pulse를 가하여 D/A ... Converter (Digital to Analog Converter)와 A/D Converter (Analog to Digital converter) 회로의 구성과 동작 원리에 대해 ... 되는 Digital Pulse를 counting함으로써 우리가 확인하기 쉽게 Analog값으로 바꿔주는 것이었다.

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
전자전기컴퓨터설계실험1(전전설1) (11) 디자인 프로젝트

timer의 출력신호를 D-flip/flop의 clock 단자에 연결하면, 50% duty cycle을 갖는 1/2 주파수의 구형파를 얻을 수 있다.[사진 4] Divider by 4 ... 를 PCB board에 제작한다.(4)Square wave oscillator와 clock frequency divider를 연결하여 D-flip/flop의 output에서 duty ... Frequency Divider Using D-Flip/Flop[사진 4]의 회로에서 reference clock으로 555 timer의 output를 전달하면 두 번째 D-flip

Non-Ai HUMAN
| 리포트 | 16페이지 | 3,000원 | 등록일 2019.10.04 | 수정일 2021.04.29

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 다음10개

파워링크

신청하기