"Module Array Simulation"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 디지털시스템실험 1차 adc 베릴로그 hdl 설계 보고서 bcd to excess3 BERtool m파일 cam

판매자 표지는 다운로드시 포함되지 않습니다.

"Module Array Simulation" 검색결과 1-20 / 34건

태양전지 모듈 어레이 시뮬레이션을 이용한 최대전력점 패턴분석 (Pattern Analysis of Maximum Power Point by means of Solar Cell Module Array Simulation)

한국지능시스템학회 정지원, 박인규, 황국연, 안태천

논문 | 8페이지 | 무료 | 등록일 2025.06.27 | 수정일 2025.07.04

다운로드
소동물 전용 양전자방출단층시스템의 섬광체 배열에 따른 특성 평가: 몬테칼로 시뮬레이션 연구 (Characterization Study of Detector Module with Crystal Array for Small Animal PET: Monte Carlo Simulation)

한국콘텐츠학회 백철하

논문 | 7페이지 | 무료 | 등록일 2025.07.10 | 수정일 2025.07.11

다운로드
판매자 표지

[A+]광운대_기전실2_7주차_FPGA Board를 이용한 FSM 회로의 구현(UP_C)_예비레포트

Simulation Result[그림4-1] 4-bit Up Counter module code[그림4-2] 4-bit Up Counter testbench code[그림4-3] 4-bit Up ... )을 이해하고 그 사용방법을 익힌다.2) Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2026.01.04

다운로드 장바구니
판매자 표지

[A+]광운대_기전실2_6주차_Verilog 언어를 이용한 Sequential Logic 설계_예비레포트

는다는 것을 알 수 있다.5. Vivado Simulation Result(1) SR-Latch[그림4-1] SR-Latch module code[그림4-2] SR-Latch ... Description Language(HDL)을 이해하고 그 사용방법을 익힌다.2) Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악 ... .44. 관련 이론(1) FPGAFPGA는 Field Programmable Gate Array의 약자로 사용자가 구성한 논리 회로의 동작을 직접 확인해 볼 수 있도록 하는 하드웨어

리포트 | 10페이지 | 2,000원 | 등록일 2026.01.04

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

의 문법? ModuleVerilog의 모듈은 설계를 위한 기본 단위가 된다. 다음과 같은 형태를 가진다.module ( 포트목록 );...endmodule예) 3개의 AND 게이트 ... 로 이루어진 모듈그림 1. Module 예제? 키워드특정 동작 정의를 위하여 사전에 예약된 식별자를 의미한다. 키워드는 반드시 소문자로 사용한다. Verilog에는 다음과 같은 키워드 ... Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 주변에 입출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

를 선택한 후 실행한다② Make a Module 단계 ? Add Sources에 들어가 Half adder 모듈을 생성한다③ 생성된 Half adder 모듈의 알맞은 코드를 작성 ... 하고, FPGA를 통하여 검증하는 방법을 익힌다회로부품Field Programmable Gate Array(FPGA) board프로그램Vivado 2014.043. 실험장비 및 부품4 ... 한다④ Add Sources에 들어가 TestBench를 생성한다⑤ 생성된 TestBench에 알맞은 코드를 작성한다⑥ 좌측의 “Run Simulation” 클릭 → “Run

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
시립대 전전설2 [9주차 결과] 레포트

는 메모리모두 80개의 번지가 있는데, 화면의 각 행과 열의 위치에는 고유한 Address 값이 부여됨.Text VFDText VFD 제어 순서전원을 투입 한다.Text VFD 모듈 ... -> Synthesize-XST, Implement Design Compile -> 핀 설정 -> Implement Design 다시 Compile -> Simulation에서 조건에 맞 ... 도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인2. Results of this Lab (실험

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post

을 사용한다.ResultsResultLine 1에는 학번이, Line 2에는 이름이 제대로 출력되는 것을 확인할 수 있다.Timing Simulation Results여러 문자열 ... 을 시간 순서대로 표시하는 것이 아니므로, LCD clear에 관한 state는 지우고 실험하였다.Timing Simulation에서는 하드웨어적인 delay가 고려되나, 본 실험 ... Simulation과 큰 차이는 없다.따라서 Timing Simulation도 실험의 성공을 뒷받침한다고 볼 수 있다.[응용] Text LCD display shiftSource Code수정

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Lab#03 Verilog HDL

lal문function, task 정의문assign문function, task 호출문end module2) Verilog HDL Module다) 모듈의 구성모듈의 구성은 우측 그림 ... 들을 정의한다.라) 테스트 벤치 모듈HDL 모델을 시뮬레이션 하기 위한 Verilog 모듈로, DUT에 인가될 시뮬레이션을 입력하는 구문, 시뮬레이션 대상이되는 구문, response ... 으며, 논리게이트나 모듈사이의 물리적인 연결을 나타내기 위해 사용된다. 구동자가 연결되지 않으면 high-impedance가 되며, 연속할당문이나, 게이트프리미티브 같은 구동자에의해 연속

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
전전컴설계실험2-4주차예비

하여 로직설계한 뒤, Xilinx ISE Design에 있는 Simulation인 Behavioral Simulation (디바이스 고려 없이 설계한 Design File의 기능 ... 만으로 검증하는 시뮬레이션결과 파형에 delay time의 요소가 없다.) 과 Timing Simulation (위의 Behavioral Simulation의 결과에 하드웨어적인 ... 의 결과값을 확인한다. 그 다음에 실제 하드웨어 동작 상황에 대한 시뮬레이션.설계파일을 FPGA 모듈에 탑재시켜 HBE-ComboII-SE 장비 내에서 물리적으로 입출력을 구현

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-10주차 예비

고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT ... .Introduction.(1)Purpose of this LabLab1은 4-bit Up/Down Counter를 제작하고 결과값을 FND와 FND ARRAY에 출력할 수 있다. 또한 Carry ... 과제였던 72LS193A counter의 출력 값을 FND와 FND Array에 표시하시오.Parallel Load Data D~A: Bus Switch 1~4Count Up

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-10주차 결과

/Down Counter를 제작하고 결과값을 FND와 FND ARRAY에 출력할 수 있다. 또한 Carry와 Burrow를 통해서 4-bit 이상의 수에 대한 Up/Down Count ... Array에 표시하시오.Parallel Load Data D~A: Bus Switch 1~4Count Up: Button Switch 1Count Down: Button ... . Implemlation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. 실제 장비의 FPGA Module에 프로그래밍하여 동작을 확인하기 위해 IMPACT

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
M A T L A B - A report regarding MATLAB

모듈을 이용하여 시뮬레이션을 하는 SIMULINK로 구성되어있다.2.1) 명령어 창(Command Window)· MATLAB의 메인 창으로 명령어의 실행이나 다른 창 열기, 사용 ... ) Simulink· 미분방정식을 풀어주는 프로그램으로, text가 아닌 block을 이용하여문제를 해결한다.· Simulink를 이용해 Modeling과 Simulation이 가능 ... 하며, 그 결과를분석(Analysis)할 수 있다.(그림 4) Simulink Library Browser(그림 5) Simulation(좌)와 Scope를 이용한 측정(우)3. 배열

Non-Ai HUMAN
| 리포트 | 15페이지 | 3,000원 | 등록일 2016.06.08

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차결과

(Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1 ... ;elsecnt_scan = cnt_scan +1;endendmoduleInput & OutputResult & Simulation012345*************415Ⅳ. 토론

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

특별한 의미는 가지지 않는다. 이처럼 C나 JAVA에서도 볼 수 있는 특징들을 가지고 있다.Verilog와 다른 언어들과 비슷하면서 또한 다른 점은 설계의 기본 단위가 모듈이라는 점 ... 이다. 하위 모듈들이 상위 모듈과 연결되어 있으며 각 모듈들은 하나의 체계를 가진다.다. Gate primitive modeling기본적인 구조는 논리 게이트들의 조합 ... 하는 것을 말한다. 모듈 인스턴스에는 순서와 이름에 의한 매핑이 존재한다.바. Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. 형식

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차결과

, Adder, Mux 등이 있다.다. 감산기4bit 가산기와 마찬가지로 하위 모듈들로 구성된다. 가산기의 경우 반가산기들의 상위 모듈인 전가산기가 4bit 가산기를 만들었던 것처럼 감산 ... 기 짜놓은 HDL을 불러와 본 코드에 이용하는 것을 말한다. 모듈 인스턴스에는 순서와 이름에 의한 매핑이 존재한다.바. XOR를 이용한 진리표- A ^ 0 = AA0결과값 ... (Programmable Gate ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트 어레이나 디지털

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클

logic box를 모듈화 하여 Top module인 DataPath.v에 모듈 선언으로 넣어 주었다.②Clock을 필요로 하는 모듈PC, Memory, Memory Data ... 있었다.2. Verilog Code ( Register files source ) - capture◎DataPath.v ( Top module )◎memory.v ( Array ... Microprocessor-#4MultiCycle-DataPath1. Composition of Modules①전체 모듈 구성Multi Cycle data path의 모든

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험준비물ModelSim(HDL Simulator)기본지식① Verilog HDL ... 에 예습 목적으로 예비보고서에 본 내용을 넣고자 한다.module adder_32bit(a, b, sum, c_out)먼저 모듈을 선언한다. 모듈의 네임명과 포트리스트를 Syntax ... 여개의 정의된 키워드(Keyword)를 가지고 있는데, 이들은 소문자이며 언어의 구성을 정의하는 식별자이다.module module_name(port_list);키워드 중

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
Color TFT-LCD의 구조 및 동작 원리

Chassis Unit1.2 TFT-Array 패널의 설계1.2.1 박막 트랜지스터의 설계1.2.2 신호배선의 설계1.2.3 화소전극과 축적용량 설계1.2.4 패널 주변부 설계1 ... .2.5 화소 설계와 개구율1.2.6 TFT-Array 패널의 수율 특성1.3 Color TFT-LCD의 동작 원리1.3.1 TFT-Array의 구성 및 동작 원리1.3.2 TFT ... -LCD의 동작원리1.3.3 중간 계조의 표현1.3.4 Color 표현 방법1.3.5 LCD의 표시 성능1.4 TFT-LCD의 Design Simulation1.4.1 단위 화소

Non-Ai HUMAN
| 리포트 | 67페이지 | 10,000원 | 등록일 2011.06.12

다운로드 장바구니
Excel for Everyone_20080901_P(1)

편성 (정수모델)중장기인력계획 (선형모델)Simulation기초차트의 기초피라미드차트FunctionElements& Tips사용자 정의 목록종형차트다항식차트Rept함수 차트반원 ... 36 0 103 98 49 118※ 사용자정의 함수를 사용하시려면 반드시 해당 워크북에 사용자정의 함수 코드가 포함된 Module이 있어야 합니다.이 워크시트 함수를 활용하실 분 ... )의 약 경우 입니다.그럼 첫번째 table_array를 상대참조로 했을 때 어떤 문제가 생기는지 한번 살펴보겠습니다.vlookup을 배우셔서 초기에 작업을 하실 경우, table

Non-Ai HUMAN
| 리포트 | 1페이지 | 4,400원 | 등록일 2012.02.24

다운로드 장바구니

이전10개12 다음10개

파워링크

신청하기