"CMOS공정"의 검색결과 입니다.

통합검색(844)
리포트(435)
논문(308)
자기소개서(88)
시험자료(7)
방송통신대(6)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

레포트 광운대 tcad cmos itrs 2005 2 stage op amp cis cmos op amp itrs

EasyAI “CMOS공정” 관련 자료

+CMOS 제조 공정 실험 레포트(예비..등록일 2021.11.08 | 총 3,474자 | 6페이지 | 2,500원
+소자및공정 Erica CMOS Mas..등록일 2020.05.14 | 총 1,208자 | 6페이지 | 1,500원

외 155건 중 선별하여 새로운 문서 초안을 작성해 드립니다

판매자 표지는 다운로드시 포함되지 않습니다.

"CMOS공정" 검색결과 1-20 / 844건

65 nm CMOS 공정을 이용한 77 GHz LNA 설계 (A Design of 77 GHz LNA Using 65 nm CMOS Process)

한국전자파학회 김준영, 김성균, Chenglin Cui, 김병성

논문 | 7페이지 | 무료 | 등록일 2025.02.12 | 수정일 2025.02.15

다운로드
질화갈륨 전력반도체와 Si CMOS 소자의 단일기판집적화를 위한 Si(110) CMOS 공정개발 (Development of Si(110) CMOS process for monolithic integration with GaN power semiconductor)

한국전기전자학회 김형탁

논문 | 4페이지 | 무료 | 등록일 2025.05.07 | 수정일 2025.05.17

다운로드
65 nm CMOS 공정을 이용한 저면적 30～46 GHz 광대역 증폭기 (30～46 GHz Wideband Amplifier Using 65 nm CMOS)

본 논문에서는 칩 면적을 최소화한 65 nm CMOS 기반 30～46 GHz 대역 광대역 증폭기 회로의 설계 및 측정결과에대하여 기술하였다. 전체 증폭기의 칩 면적을 줄이기 위해 ... CMOS 30～46 GHz wideband amplifier. To minimize the chip area, coupled inductors are used in the

논문 | 4페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
CMOS 0.18um 공정 단위소자의 방사선 영향 분석 (Analysis of Radiation Effects in CMOS 0.18um Process Unit Devices)

Effects on Electronics) on nMOSFET and pMOSFET fabricated by 0.18um CMOS process. The size of nMOSFET ... this experiment, we will progress the research of the radiation hardening for CMOS unit devices. In ... on Electronics) on nMOSFET and pMOSFET fabricated by 0.18um CMOS process. The size of nMOSFET and

논문 | 5페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
130 nm CMOS 공정을 이용한 K-Band 주파수 분배기 설계 (Design of K-Band Frequency Divider Using 130 nm CMOS Process)

한국전자파학회 남상규, 박득희, 김성균, 김병성

논문 | 6페이지 | 무료 | 등록일 2025.05.14 | 수정일 2025.05.21

다운로드
65 nm CMOS 공정을 이용한 V 주파수대 전력증폭기 설계 (Design of a V Band Power Amplifier Using 65 nm CMOS Technology)

본 논문에서는 Marchand 발룬, 트랜스포머와 주입 잠금 버퍼를 이용한 CMOS 2단 차동전력증폭기를 보여준다. 본 전력증폭기는 70 GHz 주파수 대역을 목표로 설계 ... 하였고, 65 nm 공정을 이용하여 제작하였다. 측정 결과, 71.3 GHz에서 8.5 dB의 최대 전압 이득과 7.3 GHz의 3 dB 대역폭을 얻었다. 측정된 최대 출력 전력은 8.2 ... 전력을 소모한다. In this work, a CMOS two stage differential power amplifier which includes Marchand balun

논문 | 7페이지 | 무료 | 등록일 2025.07.01 | 수정일 2025.07.05

다운로드
28-nm CMOS 공정을 이용한 고속 첩 신호 합성기 설계 (Design of a Fast Chirp Frequency Synthesizer Using 28-nm CMOS Process)

본 논문에서는 28-nm CMOS 공정을 이용하여 고속 주파수 변조가 가능한 신호 합성기를 제시한다. 설계된 신호 합성기는 이중 변조 기법을 도입하여 고주파 통과 영역과 저주파 ... -nm CMOS process. The synthesizer used a two-point modulation technique that divides the frequency

논문 | 7페이지 | 무료 | 등록일 2025.07.07 | 수정일 2025.07.11

다운로드
CMOS 공정 기반의 X-대역 위상 배열 시스템용 다기능 집적 회로 설계 (Design of CMOS Multifunction ICs for X-band Phased Array Systems)

는 CMOS 0.18 um 공정을 사용하여 구현되었다. 전력 증폭기는 2-단 차동 및 cascode 구조를 가지며, 20 dBm 의 P1dB, 19 %의 PAE 의 성능을 8-11 ... (T/R) switch are fabricated and measured. All circuits are demonstrated by using CMOS 0.18 um

논문 | 8페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
65-nm CMOS 공정을 이용한 MOM 캐패시터 설계 및 분석 (Design of Metal-Oxide-Metal Capacitors in a 65-nm CMOS Process)

Three types of metal–oxide–metal capacitors fabricated in a 65-nm CMOS process are compared. The ... horizontal electric fields exhibits the highest capacitance density of 0.88 fF/μm2. In the given CMOS ... capacitors. Three types of metal–oxide–metal capacitors fabricated in a 65-nm CMOS process are compared

논문 | 4페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
40-nm CMOS 공정을 이용한 106∼133 GHz 광대역 전력 증폭기 (A 106∼133 GHz Wideband Power Amplifier in 40-nm CMOS Process)

본논문에서는40-nm CMOS 공정을이용한차동공통소스구조를이용한106∼133 GHz 광대역전력증폭기를제시한다. 출력을제외한각증폭단은직렬인덕터를추가한광대역트랜스포머를통해정합 ... ential structure implemented in a 40-nm CMOS process. Each stage of the amplifier, excluding the

논문 | 8페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
초미세 CMOS 공정에서의스위칭 및 누설전력 억제 SRAM 설계 (Switching and Leakage-Power Suppressed SRAM for Leakage-Dominant Deep-Submicron CMOS Technologies)

성을 검증하기 위해서 0.35-μm CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인 ... 과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 ... in future leakage-dominant 70-nm process. A test chip has been fabricated using 0.35-μm CMOS process

논문 | 12페이지 | 무료 | 등록일 2025.07.09 | 수정일 2025.07.11

다운로드
90 nm CMOS 공정을 이용한 60 GHz WPAN용 저잡음 증폭기와 하향 주파수 혼합기 (60 GHz WPAN LNA and Mixer Using 90 nm CMOS Process)

한국전자파학회 김봉수, 강민수, 변우진, 김광선, 송명선

논문 | 8페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드
CMOS 공정을 이용한 14개 LO 신호를 발생시키는 MB-OFDM UWB용 LO 생성 회로 블록 설계 (A 14-band MB-OFDM UWB CMOS LO Generator)

대한전자공학회 서영호, 신상운, 김창완

논문 | 7페이지 | 무료 | 등록일 2025.03.14 | 수정일 2025.03.28

다운로드
40-nm CMOS 공정을 이용한 220～260 GHz 대역 주파수 체배기 설계 (Design of a 220～260-GHz Frequency Doubler for 40-nm CMOS Technology)

220～260 GHz for 40-nm complementary metal oxide semiconductor(CMOS) technology. The circuit is c ... GHz for 40-nm complementary metal oxide semiconductor(CMOS) technology. The circuit is composed of

논문 | 5페이지 | 무료 | 등록일 2025.07.08 | 수정일 2025.07.11

다운로드
CMOS 제조 공정 실험 레포트(예비,결과)

를 구성하는 데 조금 시간이 걸렸다. 그래도 이번 실험을 통해서 CMOS의 제조 공정부터 DC전압을 가해줬을 때의 특성 등 전반적인 내용을 다시 한 번 확인할 수 있는 기회가 되 ... : CMOS 제조 공정- 예비이론CMOS의 제조 공정의 가장 첫 번째는 산화(Oxidation)이다. Si를 고온의 O2에 노출시켜서 SiO2 (산화막) 을 형성시키도록 하 ... 결과 레포트- 실험 결과 및 고찰이번 실험은 CMOS inverter의 DC 동작 특성을 알아보는 실험을 진행하였다.그림 SEQ 그림 \* ARABIC 1. CMOS

리포트 | 6페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
RF 집적회로를 위한 0.18 μm CMOS 표준 디지털 공정 기반 인덕터 라이브러리 (Inductor Library for RF Integrated Circuits in Standard Digital 0.18-μm CMOS Technology)

본 논문에서는 표준 디지털 0.18 μm CMOS 공정을 기반으로 하는 RF 집적회로 설계를 위해 인덕터 라이브러리를 개발하였다. 개발된 인덕터 라이브러리에는 일반적인 표준(s ... 으로 여러 설계 요구 사항을 만족시키는 최적의 인덕터 설계가 가능해졌으며 표준 CMOS 공정을 이용하는 저가의 RF 집적회로 개발이 가능해진다. An inductor library ... for efficient low cost RFIC design has been developed based on a standard digital 0.18 μm CMOS

논문 | 9페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 설계 (A Design of Voltage Controlled Oscillator and High Speed 1/4 Frequency Divider using 65nm CMOS Process)

대한전자공학회 이종석, 문용

논문 | 8페이지 | 무료 | 등록일 2025.05.14 | 수정일 2025.05.21

다운로드
0.18㎛ CMOS 공정을 이용한 MEMS 마이크로폰용 이중 채널 음성 빔포밍 ASIC 설계 (An ASIC implementation of a Dual Channel Acoustic Beamforming for MEMS microphone in 0.18㎛ CMOS technology)

한국전자통신학회 장영종, 김동순, 이재학, 황태호

논문 | 10페이지 | 무료 | 등록일 2025.05.17 | 수정일 2025.05.22

다운로드
0.18㎛ CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계 (A New Design of High-Speed 1-Bit Full Adder Cell Using 0.18㎛ CMOS Process)

회로의 크기 평가를 위해 0.18um CMOS공정으로 레이아웃을 하고HSPICE를 이용하여 시뮬레이션 하였다. With the recent development of ... 에서는 일반적인 Ratioed 로직과 패스 트랜지스터 로직을 이용하여 새로운 구조의 전가산기를 제안하였다. 제안된 전가산기는 일반적인 CMOS, TGA, 14T에 비해 좋은 성능 ... advantages over the conventional CMOS, TGA, 14T logic. The delay time is improved by 13% comparing to the

논문 | 7페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
0.18㎛ CMOS 공정을 이용한 WBAN용 비동기식 IR-UWB RF 송수신기 (A Non-coherent IR-UWB RF Transceiver for WBAN Applications in 0.18㎛ CMOS)

본 논문에서는 0.18㎛ CMOS 공정을 이용하여 WBAN(Wireless Body Area Network)용 IR-UWB(Impulse Radio Ultra Wide Band ... Transceiver for WBAN applications is implemented in 0.18㎛ CMOS technology. The designed RF transceiver

논문 | 9페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감