"CLR"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

비동기식 카운터 쉬프트 레지스터 stopwatch 카운터 회로 jk플립플롭 시프트 레지스터 16 bit cpu cpu 설계 진리표 여기표

판매자 표지는 다운로드시 포함되지 않습니다.

"CLR" 검색결과 1-20 / 600건

강황추출물이 Diethylnitrosamine과 CCl4로 유발된 흰쥐의 간암과 간 손상에 미치는 영향 (The Effect of the Curcumae Longae Rhizoma (CLR) Extract on the Hepatocellular Carcinogenesis and Acute Liver Damage Induced by Diethylnitrosamine (DENA) and CCl4 in Rats)

대한한의학방제학회 정태산, 최창원

논문 | 16페이지 | 무료 | 등록일 2025.07.02 | 수정일 2025.07.05

다운로드
[플립플롭][플립플롭회로]플립플롭(플립플롭회로) 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로)

플립플롭(플립플롭회로)의 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭 ... (플립플롭회로) 분석Ⅰ. 개요Ⅱ. 플립플롭(플립플롭회로)의 개념Ⅲ. 기본적인 플립플롭(플립플롭회로)Ⅳ. PR/CLR RS플립플롭(플립플롭회로)Ⅴ. JK 플립플롭(플립플롭회로)Ⅵ ... 을 피해야 한다.Ⅳ. PR/CLR RS플립플롭(플립플롭회로)PR/CLR RS플립플롭은 RS플립플롭에 PR과 CLR의 두 입력을 첨가한 플립플롭이다. PR과 CLR은 각각

Non-Ai HUMAN
| 리포트 | 5페이지 | 5,000원 | 등록일 2009.07.09

다운로드 장바구니
판매자 표지

[A+]광운대_기전실2_2주차_D 래치 및 D 플립플롭_결과레포트

’이 입력되면 Input에 상관없이 출력으로 ‘1’이 출력되는 것을 확인할 수 있고, 또한, /CLR에 ‘0’이 입력되면 마찬가지로 Input 값에 상관없이 출력으로 ‘0 ... ’을 내보내는 것을 확인할 수 있다.다음으로 눈 여겨 봐야 하는 부분이 /PRE와 /CLR이 둘 다 비활성화 상태인데, 결과표 확인 결과 두 개의 기능이 모두 비활성화 된 상태 ... Hold*************111Toggle[그림 2-1] JK F-F 실험 회로도3. 고찰이번 실험에서는 /PRE와 /CLR에 모두 ‘1’을 입력하여 비활성화 시킨 뒤

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2026.01.04

다운로드 장바구니
판매자 표지

22장 결과보고서_Verilog HDL을 활용한 순차논리회로의 구현

코드asynchronous preset+clear 웨이브폼비동기화 clear을 추가하였다.초기상태 : D=1, PRN=1, CLR=1, CLK=0 초기화.CLK : 클럭주기 ... (동기화) 코드testbench 코드(유지)synchronous 웨이브폼preset과 clear을 clk와 동기화하였다.초기상태 : D=1, PRN=1, CLR=1, CLK=0 초기 ... up-counter 코드testbench 코드16 up-counter 웨이브폼16 up-counter을 설계하였다.초기상태 : CLR=1, CLK=0 초기화.CLK : 클럭주기

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

면역학_선천 면역 (innate immunity) 정리본

는receptors-> “분자 패턴을 인식하는 선천면역 수용체”▶ encoded in germline genes, somatic recombination X▶ 세포막/엔도솜막에 존재: TLR, CLR

시험자료 | 2페이지 | 3,000원 | 등록일 2025.03.11

다운로드 장바구니
JK 플립플롭

이 가능전달 지연 측정.데이터 및 관찰 내용:실험순서 1. PRE과 CLR 입력에 대한 관찰:INPUTSOUTPUTSPRECLRCLKJKQQLHXXXHLHLXXXLHLLXXXH↑H↑HH ... ↓LLQ0Q0HH↓HLHLHH↓LHLHHH↓HHTOGGLEHHHXXQ0Q0먼저 74LS76A 플립플롭의 진리표를 보도록 하자.진리표를 보게 되면 PRE과 CLR의 입력 모두 ... 는 LOW가 된다. 또한 CLR가 LOW인 경우 CLK과 입력 J, 입력 K에 상관없이 출력 Q는 LOW가 되고 Q는 HIGH가 된다. 만약 PRE과 CLR이 모두 LOW인 경우

Non-Ai HUMAN
| 리포트 | 18페이지 | 4,000원 | 등록일 2021.10.13

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

display에 가로줄 4개가 display되며 모든 동작이 중단되는 상태이다. 이 때 Idle_state = 1이 되고, score_CLR, up_CLR, flast_CLR, round ... _CLR을 1로 만들며 진행되고 있던 동작을 중단시키며 DotMatrix의 display를 중단시킨다.Up_rolling상태는 IDLE 상태에서 Start를 누르면 시작되는데, 이 ... equation은 아래와 같다.Idle_state = *score_CLR = Start*Q1* + *key_CLR = Start** + Q1*Q0*flash_end + Start*Q

Non-Ai HUMAN
| 리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
[논리회로실험] 실험7. Shift Register 결과보고서

- CLR을 1->0->1의 순서로 주어서 모든 정보를 초기화 한다.- PR1과 PR2에 1을 입력 -> BIT1과 BIT2에 불이 들어오는지 확인한다.- 다시 클럭 펄스를 인가 ... Register- 5bit shift right register를 구성한다.- 9번과 8번 핀에 0을 입력한다.- CLR로 모든 정보를 초기화 한다.- A, B, C, D, E ... , PE = 1을 입력, 클럭을 인가한 후 불이 모두 들어오는지 확인한다.- 다시 CLR로 모든 정보를 초기화 하고, A, B = 1, PE = 0 -> 1 -> 0을 입력, L0

리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계

lock 의 falling edge 에서 값이 변하도록 설계되어 있다 74 H C73 은 CLR 입력핀을 가지고 있으며 CLR= L OW 이면 다른 입력핀의 상태에 관계없이 Q=LOW ... , Q’=High 의 상태가 된다위 그림을 보면 알 수 있듯 CLK 와 CLR 에 complement 처리 되어있다진리표를 보면 CLR 이 High 이면 동작 방식이 원래 알고 있

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 동기순서 논리회로 (Stopwatch 설계) (15주차)

도- 10진 동기 카운터 파형카운터에서 사용하는 JK Flip-Flop인 74HC73은 CLR 단자가 High일 때 정상 동작한다. 16진 카운터는 74HC73을 4개 사용 ... 한다. 10진 카운터를 만들기 위해서 16진 카운터의 두 번째, 네 번째 Flip-Flop의 CLR 단자에 NAND 게이트를 추가한다. 출력이 둘 다 1일 때 NAND 게이트는 0을 출력 ... 해서 두 번째, 네 번째 Flip-Flop이 1을 출력하는 시점에 첫 번째 Flip-Flop의 CLR 단자에 Low값이 들어와 카운터는 1010을 출력하지 못하고 0000인 초기 값을 출력한다. 따라서 10진 동기 카운터로 동작하게 된다.

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

[V]로 표현하였다. 이 회로에 1 [MHz]의 구형파 즉, 1 [us]를 주기로 갖는 구형파를 인가하였다. JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작 ... 방식이 나오므로 CLR에 High를 인가하였다. 이 때 입력 신호, Q1 신호, Q2 신호의 파형을 ... [이하 생략]

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_8주차 예비보고서_A+

의 스위치를 올릴 때 D의 값이 Q에 출력된다. 추가적으로 PRE와 CLR 기능이 있다. PRE는 다른 입력 값들 상관없이 Q에 1을 출력하게 한다. CLR은 다른 입력 값들 상관없이 ... Q에 0을 출력하게 한다. PRE와 CLR 모두 ACTIVE LOW로 작동한다.1.3 D Flip-flop 7474의 datasheet를 확인하시오.D Flip-flop 7474 ... 칩의 경우 D, CP(CLK), SD(PRE), CD(CLR)의 입력을 받아 Q와 을 출력한다. SD(PRE), CD(CLR)은 ACTIVE LOW로 작동하니 유의해야한다. Gnd

리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
4장 각종 Latch와 Flip-Flop 결과

을 확인하여 다음의 표를 완성하라.☞ 브레드보드에 D플립플롭을 구현한 모습 (입력값 모두 ‘H’)[빨간선 ? 위에서부터 1 :{bar{CLR}}, 2 : CP, 3: D, 4 ... :{bar{PR}} 순서 / 검정선 ? 위가 Q, 아래가 Q’]☞ D = ‘H’, CP = ‘L’,{bar{CLR}} = ‘L’,{bar{PR}} = ‘H’ 일 때 Q 값을 측정 ... 하는 모습과 결과값 ‘L’☞ D = ‘H’, CP = ‘L’,{bar{CLR}} = ‘L’,{bar{PR}} = ‘H’ 일 때 Q’ 값을 측정하는 모습과 결과값 ‘H’[표 4-8] 그림

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

아주대학교 전자물리실험 전물실 Digital Dice 예비보고서

로, flip-flop은 각각 CLR과 PR을 가지며 데이터를 저장하는 역할을 한다. CLR은 출력값을 0으로 초기화하고 PR은 1로 설정한다. PR과 CLR이 모두 high일 때 D

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2025.10.24

다운로드 장바구니
컴퓨터구조 CPU설계_Quartus 설계_2024

된 주소를 저장하고 있다.PC 제어를 위해 사용한 명령어 제어식은 다음과 같다.PC_LD : D4T4 + D5T5PC_CLR : RT1PC_INR : R`T1 + RT2 + D6T6 ... /DR + rB4/AC15 + rB3AC15 +rB2/AC + rB1/E + pB9(FGI) + pB8(FGO)BUS : RT0 + R5T4 + R`T0각각의 LD, CLR ... : D6T5CLR : 없음BUS : D2T5 + D6T6 ( LDA, ISZ )각각의 LD, INR에 할당된 제어신호를 연결해 주었다. CLR은 따로 제어 신호가 없기에 VCC로 묶

리포트 | 17페이지 | 3,000원 | 등록일 2024.06.01

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 9주차 예비보고서 A+

. D Flip-flop으로 이루어져있는 회로이므로 PRE’(강제 Set. Q가 1을 출력하도록 함)와 CLR’(강제 Reset. Q가 0을 출력하도록 함)을 이용하여 초기화 할 수 ... 있다. PRE’와 CLR’이 Active-LOW이므로 첫 번째 D Flip-flop의 PRE’, CLR’에 0,1을 입력하여 PRE를 활성화시키고 나머지 2,3,4번째 D Flip ... -flop에는 1,0을 입력하여 CLR을 활성화시켜 0을 출력하도록 한다.2. 실험 결과2.1 기본실험 (1)CLKDQ0Q1Q2Q3??11000??00100??11010

리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 7주차 예비보고서 A+

Flip-Flip은 CLK의 값이 0에서 1로 변하는 순간에만 J, K값이 적용된 Q의 출력값이 저장된다.1.4 PRE’와 CLR’에 대해 설명하시오.J-K Flip-flop ... , 정상적으로 J-K Flip-flop이 작동하도록 하고싶다면 PRE’와 CLR‘에 모두 1을 입력해야 한다.PRE’ : 강제 Set. Q=1, Q’=0으로 만든다.CLR’ : 강제 ... 어진다.2.4 응용실험 (1)- 예상 결과CLKJKQQ’??0001??1010??1010??0101??1110??0010PRE’와 CLR’는 Active LOW 이기 때문에 J-K

리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
판매자 표지

디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)

(8Bit Parallel Output Serial Shift Registers)1) 8개의 S -R 플립플롭으로 구성된 직렬입력 - 병렬출력 레지스터2) CLR = 0이면, 모든 ... 레지스터의 출력이 Clear3) CLR = 1이면, 정상동작→ 클록의 상승 에지마다 입력 단자로 들어온 직렬 데이터가 시프트하여 저장▶병렬입력 - 직렬출력74164(8Bit ... Parallel Output Serial Shift Registers)1) 8개의 S -R 플립플롭으로 구성된 직렬입력 - 병렬출력 레지스터2) CLR = 0이면, 모든 레지스터

리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14

다운로드 장바구니
아날로그 및 디지털회로설계실습 12 Stopwatch 설계 예비 리포트

설계실습 12. Stopwatch 설계요약: vpulse를 CLR 10진 카운터와 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데의 카운터를 6진 ... 었고 중간의 카운터에서 0110일 때 다음 up핀에 영향을 주고 자기자신은 초기화 하는 CLR에 들어가 중간의 카운터는 6진 카운터가 된다.12-4-4Vpulse에 달려있는 스위치 ... 았다. 처음에는 vpulse를 CLR 10진 카운터를 설계했고 그 후에 100진 카운터를 만들었고 그 후에 10진 카운터 3개를 연결하고 가운데 카운터에 0110일 때 AND gate

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[결과보고서] 3.스텝 모터 구동기 7page

의 단계가 바뀌는 방향을 결정짓는다. 구동기를 초기화하기 위하여, S0, S1 스위치를 닫은 후, CLR에 전압을 가해준다.(1.1) 이때, 출력단 QA, QB, QC, QD ... 의 LED 램프는 어떻게 나타나는가? 범용 이동 레지스터 74HC194의 datasheet에 따르면, S0와 S1 스위치를 모두 닫은 후 CLR에 전압을 가해주면 Parallel load

리포트 | 7페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기