"ALU"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

ALU MIPS 8bit alu vhdl alu cpu 설계 4bit alu

바로가기

ALU 독후감 - ALU 관련 독후감 1건 제공

EasyAI “ALU” 관련 자료

+Alu insertion lab re..등록일 2024.10.03 | 총 9,381자 | 6페이지 | 2,000원
+ALU 8bit 설계 베릴로그등록일 2021.04.09 | 총 19,030자 | 36페이지 | 2,500원

외 461건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"ALU" 검색결과 1-20 / 1,213건

합성곱 신경망 연산 처리를 위한 ALU 설계 (A design of the ALU for Convolution Neural Network of operation processing)

사단법인 인문사회과학기술융합학회 남기훈

논문 | 8페이지 | 무료 | 등록일 2025.04.28 | 수정일 2025.05.15

다운로드
NCL 기반의 저전력 ALU 회로 설계 및 구현 (Design and Implementation of low power ALU based on NCL (Null Convention Logic))

로 설계 방식 중에 타이밍 분석이 요구되지 않고, 설계가 간단한 NCL (Null Convention Logic) 방식을 사용한 저전력 산술논리 연산장치 (ALU) 회로를 매그나칩 ... -SK하이닉스 0.18um 공정으로 설계하고, 기존의 파이프라인 방식의 ALU와 스피드와 전력에 관해서 비교하였다. Conventional synchronous design ... . Base on the NCL method, a new low power reliable ALU has been designed and implemented using

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
초저전력 프로세서용 16-bit 단열 ALU의 설계 및 구현 (A Design and Implementation of 16-bit Adiabatic ALU for Micro-Power Processor)

단열회로를 이용하여 16-bit ALU와 단열회로에 4가지 위상을 가지는 전원클럭을 공급하기 위한 전원클럭 발생기를 설계하였다. 4개의 전원클럭 신호선의 전하는 AC 형태의 전원 ... )를 수행하여 이를 모의실험에 사용하였다. 모의실험결과 전원클럭 발생기를 포함한 단열회로를 이용한 ALU는 동일한 구조를 갖는 기존의 CMOS ALU보다 1.15 ～ 1.77배 정도 ... 의 에너지소모를 감소 시켰다. A 16-bit adiabatic ALU(arithmetic logic unit) is designed. A simplified four-phase c

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

Alu insertion lab report

Analysis of PV92 Alu Insertion Frequency and Genetic Drift in Human Populations Using PCR, BLAST ... , Oklahoma 73034AbstractThe PV92 Alu insertion is a polymorphic marker located on chromosome 16 ... experiment, we examined the frequency of the PV92 Alu insertion in a group of 7 students using polymerase c

리포트 | 6페이지 | 2,000원 | 등록일 2024.10.03

다운로드 장바구니
ALU 8bit 설계 베릴로그

은 값만 result값에 대입하는 기법으로 설계.그림 ㄱ.그림 ㄴ.8bit ALU 블록 다이어그램 및 mode값 수행 list테스트밴치 소스코드//------------------ ... -----------------------------------------------------------//// Title : alu_tb// Design : alu ... -//// File : alu_TB.v// Generated : Thu May 10 14:52:48 2018// From : c:\My_Designs\alu\alu\src

리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
폐 선암 세포주 Calu3로부터 선택된 종양 특이 인간 항체 분절, LA-calu-1의 제작 (Generation of Tumor Specific Human Antibody Fragment, LA-calu-1, Selected with Lung Adenocarcinoma Cell Line, Calu3)

and nucleotide sequencing, 4 clones were same clone, so it named to LA-calu-1. LA-calu-1 react to ... generated LA-calu-1 that reacted to hepatocarcinoma and lung adenocarcinoma cell lines. In further study ... fingerprinting and nucleotide sequencing, 4 clones were same clone, so it named to LA-calu-1. LA-c

논문 | 9페이지 | 무료 | 등록일 2025.07.17 | 수정일 2025.07.20

다운로드
전립선 선암종에서 Methylenetetrahydrofolate Reductase 유전자형에 따른 CpG 섬 좌, LINE-1 및 Alu의 메틸화 양상 분석 (The Relationship between the Methylenetetrahydrofolate Reductase Genotypes and the Methylation Status of the CpG Island Loci, LINE-1 and Alu in Prostate Adenocarcinoma)

and the methylation levels of the LINE-1 and Alu repeats with using polymerase chain reaction ... lowest methylation levels of LINE-1 and Alu among the MTHFR677 genotypes. Interestingly, the CC type of ... 1298, the methylation status of 16 CpG island loci and the methylation levels of the LINE-1 and Alu

논문 | 10페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
논리회로실험 비교기와 MUX, ALU

논리회로설계 실험 예비보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표출력이 입력에 의해서만 정해지는 조합논리회로인 비교기, MUX, DEMUX, ALU의 개념과 특성 ... 에 대해 알아보고, 조합논리회로의 한 예로 주어진 ALU의 진리표를 토대로 8가지의 다양한 기능을 가진 ALU를 설계해본다.2. 예비 이론(1) 비교기- 두 개의 수를 비교 ... ) ALU- arithmetic and logic unit의 약칭으로 산출논리 연산 유니트, 또는 간단히 연산유니트라고도 부른다.- 중앙처리장치(CPU)의 일부로서 컴퓨터 명령어 내에 있

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
조건부가치측정법을 활용한 방문요양서비스의 경제적 가치평가 (Evaluating the Economic alue of Home Visit Care Services by Using the Contingent Valuation Method (CVM))

한국노년학회 유은영, 고재욱

논문 | 21페이지 | 무료 | 등록일 2025.05.14 | 수정일 2025.05.21

다운로드
컴퓨터구조, ALU 시뮬레이터 구현과제 보고서

문제정의컴퓨터의 중앙처리장치의 "산술, 논리 연산장치 (ALU, Arithmetic Operation) "B강의시간에 배운 내용에 따라 시뮬레이터로 구현한다.• 두 정수에 대한 ... 한다.• mergeRegister : 두 BitRegister 를 합친다.• makeComplement : 2의보수를 쥐한다. （비트반전 투 +1） ALU 시물레이터 ... 의 LifeCycle• AUJ 시뮬레이터의 시작과 동시에 java.util.Scanner 객체를 통해 2개의 정수를 입력받는다.• ALU 시뮬레이터는 Calculation 객체를 상속받은 계산기에 입력받은 정수를 각각 파라미터로 전달한다.

리포트 | 26페이지 | 2,000원 | 등록일 2020.12.16

다운로드 장바구니
논리회로실험 비교기와 MUX, ALU 결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU ... 1. 4가지 기능을 가진 ALU를 Function과 procedure를 사용하여 설계하시오.1) 논리기호와 진리표ALU의 논리기호ALU의 진리표S1S0논리식사용00Y = A+B함수 ... 01Y = A-B프로시저10Y = B-A프로시저11Y = “_____”2) 소스코드Function과 procedure를 사용한 ALU? signed 라이브러리를 추가하여 2의 보수

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
VHDL_2_MUX,DEMUX,비교기,ALU,Hamming code

) 400 ~ 500ns, A_4 = 1100, B_4 = 1100A_4 = B_4 이므로 Zo=1시뮬레이션 결과와 계산 결과가 일치한다.실습제목: Simple ALU1. 주제 ... 배경 이론ALU는 CPU에서 연산을 담당하는 소자로 제어신호 발생기에서 제어신호를 발생시키면 디코더를 거쳐서 어떤 동작을 할지, 즉 산술, 논리 등의 연산을 하고 결과 값을 레지스터 ... 이 찾아봤으나 원하는 만큼의 간단한 코드는 만들 수 없었다. 결국 1bit 비교기에 몇 가지 기능을 추가하여 코드를 만들었다.ALU는 데이터 타입의 문제가 있었다. 처음

리포트 | 35페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.04.04

다운로드 장바구니
논리회로설계실험_비교기,MUX,ALU 결과레포트

논리회로설계 실험 결과보고서 #3실험 3. 비교기_MUX_ALU1. 실험 목표비교기, MUX, ALU를 설계해 본 후, 8가지 기능을 가진 ALU를 설계해본다. 시뮬레이션을 통해 ... 됐음을 알 수 있다.3. 고찰(1)이번에는 실습할 문제들이 상당히 많았다. 비교기 mux demux alu를 직접 설계해보는 시간이었는데 저 중 익숙한 것은 비교기와 mux밖에 없

리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
4bit ALU 설계하기(회로 그림 X, 논리식 O)

아래 그림과 같이 회로 표현된 4bit ALU를 논리 식으로 작성다음의 논리 회로를 표로 작성하면 다음과 같다.Signal nameADDSUBLwSwBeqJInputsOp ... + (op5••••op1•op0)ALU op:ALUOp1= •••••ALUOp0= •••op2••ALU Control:(*여기서 op1= ALU op1, op0= ALU op0이고

리포트 | 2페이지 | 2,000원 | 등록일 2020.11.13 | 수정일 2021.01.11

다운로드 장바구니
디지털 논리회로 실험 6주차 ALU 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : ALU소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... XXXXXXX XXX, XXXXXXX XXX목 차1. 실험 과정 및 실험 결과2. 실험 결과 분석3. 결론1. 실험 과정 및 실험 결과4.1 기본 실험(1) ALU를 이용하여 �狼司狼狼 ... 0100�煬禮�+0110�煬禮�=(1)1011�煬禮� 값이 나온다. 출력값이 뒤집히므로 0100�煬禮麗� 되므로 덧셈 결과는 10100�煬禮堧甄�.(2) ALU의 ��?�� (XOR

리포트 | 7페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 6주차 ALU 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : ALU소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 문헌1. 실험 목적4-bit 논리연산장치 (ALU: Arithmetic Logic Unit)에 대해 이해한다.2. 실험 이론(1) 연산연산이란 컴퓨터의 외부로부터 입력되는 자료 ... , 기억 장치 내에 보관된 자료, 중앙 처리 장치(CPU) 내의 기억 장치인 레지스터에 보관된 자료 등을 산술 논리 연산 장치 (ALU : arithmetic and logic

리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
6장 가산기와 ALU 그리고 조합논리회로 응용 예비

디지털공학실험 ? 6장, 가산기와 ALU 조합논리회로 응용 예비보고서1. 실험목적가. 반가산기와 전가산기의 원리를 이해한다.나. 반가산기와 전가산기의 설계를 통해 조합논리회로 ... 의 설계방법을 공부한다.다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.라. 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확인한다.2 ... ) 산술논리 연산장치ALU는 사칙연산을 비롯하여 여러 가지 산술 및 논리연산 기능을 하나의 MSI내에서 이루어지도록 한 소자이다.4비트 ALU인 74X181은 24개의 단자를 가지

리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
6장 가산기와 ALU 그리고 조합논리회로 응용 결과

디지털공학실험 ? 6장, 가산기와 ALU 조합논리회로 응용 결과보고서◈ 실험 결과 및 검토나. 전가산기의 회로를 구현하고 출력을 확인하여 다음의 진리표를 완성하라.☞ 브레드보드

리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. VHDL을 사용하여 논리회로를 기술한다.2. Vivado 환경에서 작업을 한다.3. Xilinx Artix-7 ... 제출2주차 : 8-bit ALU - VHDL로 코딩 및 Xilinx FPGA tool VIVADO로 임시 시뮬레이션 → [FPGA 이용 방법은 기초회로실험_실험 12_P123 참고 ... ] Xilinx artix-7 계열 사용, 실행 여부 판단 후 반복, ppt 구상 및 틀 짜기, 중간 보고서 제출3주차 : 8-bit ALU - VHDL로 코딩 수정 및 보완

리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

다운로드 장바구니
Alu element

실험제목Alu element 검출실험과목명생화학 및 생물공학실험실험 날짜2012.11.25.조2조이름홍준영학번20115600431. 목적우리 실험시간 학생들의 Alu ... 다.2.alu element : 대부분 진핵생물의 염색체DNA 상에는 약 300염기쌍으로 된 반복순서 가 존재하는데, 특히 사람의 반복순서에 속해 있는 대부분 의 것은 제한효소 ... Alu I의 인 식부위 AGCT의 순서를 갖고 있다는 점에서 이 종류의 반복순서를 Alu I 반복순서라고 한다. 사람의 염색체에는 40만 개이상의 이러한 순서가 산재해 있고 그 염기

리포트 | 5페이지 | 1,000원 | 등록일 2015.04.07

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기