"ADC 구조"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

esp32 atmega128 프로젝트 sar adc atmega128 작품 atmega128 졸업작품

EasyAI “ADC 구조” 관련 자료

+고급생명 심화탐구 보고서 - CD33..등록일 2024.12.10 | 총 3,241자 | 5페이지 | 3,000원
+홈오토메이션 (졸업논문)등록일 2020.08.05 | 총 7,811자 | 23페이지 | 5,000원

외 223건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"ADC 구조" 검색결과 1-20 / 539건

다중 저속 ADC를 이용한 광대역 DFD 구조 설계 (Design of Wideband Digital Frequency Discriminators with Multiple Channels of Low-Speed ADCs)

본 논문에서는 넓은 주파수 범위에 매우 짧은 시간 존재하는 신호에 대해 낮은 샘플링 속도의 ADC를 이용하여 주파수를 측정하는 방식을 제안하였다. 다중 sub-Nyquist ... 샘플링 채널과 주파수 추정부(estimator)를 사용하는 주파수 측정 구조를 이용해 입력 주파수에 대해 각 채널에서 발생가능한 주파수 측정 모호성 패턴을 설계 시 분석하고, 각 채널

논문 | 11페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
고속 데이터 통신을 위한 다중 Multi SHA 구조를 갖는 ADC 설계 (A Design of ADC with Multi SHA Structure which for High Data Communication)

한국정보통신학회 김선엽

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
새로운 기준 전압 인가 방법을 사용하는 8b 200MHz 시간 공유 서브레인징 ADC (An 8b 200MHz Time-Interleaved Subranging ADC With a New Reference Voltage Switching Scheme)

Converter)를 제안한다. 제안하는 ADC는 높은 정확도를 요구하는 하위 ADC에 이중 채널 구조를 적용하여 높은 샘플링 주파수를 보장하였고, 새로운 기준 전압 인가 방식을 적용 ... 본 논문에서는 단일 폴리 공정을 기반으로 하여 8b 해상도로 200MHz의 고속 동작을 하기 위해 최적화된 시간 공유 서브레인징 ADC(Analog-to-Digital ... 하여 기준 전압의 빠른 정착 시간을 얻으면서 동시에 칩 면적을 크게 감소시켰다. 기준 전압을 생성하는 저항열에서는 선형성 및 속도 향상을 위해 기존의 인터메쉬드 구조를 보완한 새로운

논문 | 11페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
고급생명 심화탐구 보고서 - CD33항원 표적 ADC와 TPD의 결합으로 이루어진 DAC를 이용한 급성골수성백혈병(AML) 치료

로 인한 세포사멸 기전을 통해 더욱 향상된 효능을 가질 수 있으며 정상 세포에 대한 독성을 최소화할 수 있다.(3) ADC의 구조ADC는 항체, 세포독성을 가지는 약물(payload ... 적인 ADC 개발을 위해서는 세포독성 효능뿐만 아니라 안정성과 접합 가능 용이성 여부도 고려해야 한다. 링커는 항체와 payload를 결합시키는 화학 기반의 구조로, ADC의 안정 ... CD33항원 표적 ADC와 TPD의 결합으로 이루어진 DAC를 이용한급성골수성백혈병(AML) 치료차**1. 서론백혈병의 치료에 관심이 많아서 작년 진로탐구로 CAR-T, CAR

리포트 | 5페이지 | 3,000원 | 등록일 2024.12.10 | 수정일 2025.06.13

다운로드 장바구니
판매자 표지

[마이크로컨트롤러]9th_AD변환기

었음을 나타냄 ) → ADSC=1 (AD 변환동작 자동으로 반복 실행 ) → AD 변환 완료 인터럽트 서비스 루틴 ISR( ADC_vect ) 으로 진입 AD 변환기 내부 구조 7 ... 128 ADC 특징 ▶ 10 비트 분해능 ▶ 13 ~ 260 μ sec 변환시간 (4 50 kHz ~ 200 kHz) ▶ 15 kSPS 의 최대 분해능 ▶ 8 채널 다중화된 단일 ... V) ▶ 선택 가능한 2.56V 의 ADC 기준 전압 ▶ 프리 러닝 모드 (Free Running Mode) 또는 단일 변환 모드 (Single Conversion Mode) 지원

리포트 | 20페이지 | 1,500원 | 등록일 2022.10.10

다운로드 장바구니
판매자 표지

<약물전달시스템> 고등학생 보고서

서에선 약물 전달 시스템 중에서도 나노 마이셀을 이용한 면역 백신과, 항체-약물 접합체를 통한 암치료 법인 ADC에 대해 조사해보았다. 또 유전자를 생체 내로 전달하는 물질을 벡터 ... 하여 그에 대한 항체와 기억세포를 만들 수 있다는 것이다.(나). 항체-약물 접합체를 이용한 암치료, ADC기존의 화학 항암제나 방사선요법은 분열하는 모든 세포에 작용하는 기전 ... 된 생공 기술이 ADC이다.ADC의 개념은 앞에서 언급한 항체의 장점을 최대로 활용하여 약물이 구체적으로 암 세포만 타겟팅하는데 초점을 맞춘 기술이다. ADC는 약물, 항체, 그리고

리포트 | 8페이지 | 2,000원 | 등록일 2025.04.24 | 수정일 2025.07.03

다운로드 장바구니
서강대학교 디지털논리회로실험 10주차 결과보고서

하기 위해 가장 간단한 구조를 갖는 ADC를 개별소자 형태로 분석한다. 다음은 4-bit ADC의 회로를 나타낸다. ... )의 구동 방법을 배운다.2) Analog-to-digital 변환(ADC)- Analog 신호를 digital 신호로 변환하는 회로의 동작원리를 이해한다.- ADC IC(ADC ... 를 n이라고 할 때, 해상도는 VREF/(2n-1)으로 정의한다.ADC는 analog-to-digital으로 신호를 변환하는 것이고, DAC와 마찬가지로 ADC의 동작 원리를 파악

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서10

Amp에 넣었다.? ADC는 아니지만 비교기를 통해 아날로그 신호를 디지털신호와 같이 비교할 수 있다.? 전압의 크기를 비교하여 크고 작음에 따라 출력 전압을 정하므로, 실험은 성공 ... 다면 AD컨버터는 어떤 종류가 있고 어떻게 작동하는지 알아보자. ADC는 매우 높은 수준의 배경지식을 필요로 하므로, 종류와 방식을 대충만 알아 두면 될 듯하다.ADC의 종류ADC ... 는 장치를 말한다. 기본적으로 증폭기, 필터회로, 클램프회로, 기준전원 발생회로 등으로 구성되어 있다.ADC의 종류에는 Flash ADC, Pipelined ADC

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

울산대 폴리싱 실험 결과레포트

한 철과 알루미늄의 종류(아공석인지 공석인지, 알루미늄은 ADC12, AC4C인지 등)를 현미경으로 관측한 자료를 통해 알 수 있다.3. 실험방법1. 시편을 적당한 크기로 절단 ... 기 때문이다.펄라이트는 이처럼 층상 구조이기 때문에 층 경계에서 어두운 상이 나타나는데 하얀색 부분(Phase. A)은 초석 페라이트, 옅은 갈색 빛(Phase. B)이 도는 층 ... 했으며, 펄라이트의 층상 구조가 뚜렷하게 보이고 연한 갈색부터 검정색까지 다양한 색상을 띠고 있으며 결정립 간의 경계가 불투명하다.열처리의 방식은 노냉 방식으로 냉각했다.그림1. 탄소강

리포트 | 7페이지 | 2,000원 (10%↓) 1800원 | 등록일 2022.05.27

다운로드 장바구니
DA 및 AD 변환기

가 이 이상되면 구조가 너무 커진다. 1초에 변환할 수 있는 수를 변환율(conversion rate)이라 하고 변환속도의 역수와 같다.< 3비트 병렬 비교 ADC >2. 이중적분 ... 를 가지고 이것을 행하고, 그런 후 그 다음 MSB등 등의 순으로 행한다. DAC의 모든 비트에 대해 수행된 후, 변환 사이클이 완료된다. 이 형의 ADC는 구조가 간단하고 비교적 정확 ... 의 2배 이상으로 샘플링하여야만 원신호를 재현할 수 있다는 사실이 알려져 있다(Nyquist 정리). 따라서 고주파신호일수록 고속 ADC를 요구한다. 또 ADC의 출력 2진수의 비트

리포트 | 8페이지 | 4,000원 | 등록일 2021.10.14

다운로드 장바구니
아두이노 온습도센서+가변저항 예비레포트

예비레포트1. BLUETOOTH1-1. BLUETOOTH 센서 구조와 원리- 블루투스(Bluetooth)란 근거리 무선 통신 기술 중 하나로 근거리에서 기기간에 통신선 연결 없이 ... . 가변저항센서 구조 및 원리- 가변저항(Potentiometer)은 사용자가 직접 저항값을 임의로 바꿀 수 있는 저항기를 말한다. 용도, 사용환경에 따라 샤프트의 길이, 핀 ... 을 변경할 때, 또는 전자신호의 값을 조절하여 회전체(서브모터나 스텝모터 등이 예시)의 각도를 검출, 또는 회전을 할 수 있도록 허용하기도 한다. 내부 작동 구조는 다음 사진과 같

리포트 | 6페이지 | 1,500원 | 등록일 2021.12.28

다운로드 장바구니
라즈베리파이 소리감지센서 예비레포트

예비레포트1. 소리 감지 센서 실습1-1. 사운드 센서의 구조와 구동 방법- 사운드는 물체의 진동이나 기체의 흐름에 의하여 발생하는 파동의 일종이다. 소리의 세기는 소리의 진폭 ... Input SetuppinMode(pin_SOUND, INPUT); //사용할 핀 입력으로 설정void loop()uint16_t ADC_data = analogRead(pin ... _SOUND); //ADC 핀을 읽어 측정 값을 시리얼로 전송Serial.print("ADC Data : ");Serial.print(ADC_data);if(ADC_data > 511

리포트 | 4페이지 | 1,500원 | 등록일 2021.12.28

다운로드 장바구니
고속 고성능 시그마-델타 ADC를 위한 최소왜곡 데시메이션 필터의 설계 및 분석 (Design and Analysis of Decimation Filers with Minimal Distortion for a High Speed High Performance Sigma-Delta ADC)

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio ... (SNDR) 성능을 달성하기 어려운 특성이 있다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시 ... 메이션 필터는 통과 대역 내에서 신호의 왜곡을 최소화하기 위해 Butterworth 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈

논문 | 7페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서

은 연속 적인 데이터인 아날로그 신호로 변환한다. 기본적인 구조는 위의 그림과 같다.2) ADC- ADC는 Analog-to-Digital Converter의 줄임말으로 전류와 같 ... 를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2020.11.15과목명: 논리회로실험교수명:분 반:학 번:성 명:실험10 예비보고서- DAC & ADC converter -1 ... . 실험 목적- DAC와 ADC 변환기 회로를 구성하고 동작원리를 이해한다.2. 실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기 (A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors)

의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기 (Analog-to-Digital Converter : ADC)를 제안한다. 제안하는 ADC ... 는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도 ... 도록 하였으며, 최종단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음

논문 | 10페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.09

다운로드
전자공학응용실험 - 아날로그-디지털변환기 결과레포트

) 10khz~1Mhz중 디지털코드가 제대로 나오는 최대 동작주파수=300khz의 파형 3. 고찰 :실험회로1(3bit ADC)을 구성하고 Vpp=6v, Voff=3v, 주파수=10 ... , 100mhz, 삼각파를 인가하여 000~111까지 순서대로 출력 디지털코드가 LED를 켬으로써 제대로 작동하는지 확인 할 수 있었다.3bit ADC는 전압 분배를 통해서 AC신호 ... 데이터 컨버터와 마찬가지로 델타 시그마 구조에서 나타난다. 그렇지만 델타 시그마 구조는 데이터를 후위 처리(post-processing)함으로써 보상될 수 있다. 이는 INL에 대한 보정을 위해서 몇 개의 데이터 포인트만 선택하는 선형화 테이블을 통해서 보정한다.

리포트 | 3페이지 | 2,000원 | 등록일 2021.12.20

다운로드 장바구니
임베디드시스템 ATmega128 ATtiny12A(ATtiny85) / 무선통신모듈 비교

MLF 6개의 I/O 라인을 갖으며 4채널 10비트 ADC, 8비트 타미어/카운터 1개를 갖는다.또한 내부 구조는 향상된 RISC 구조로 32*8개의 범용 작업 레지스터와 120 ... 하세요. 반드시 아래의 각 datasheet를 잘 참고해야합니다.1) ATmega128 : ATMEL 사에서 제작되었으며 대표적인 AVR 시리즈 중 하나로 RISC 구조의 MCU이 ... 다.※ 구조: 64핀으로 구성되며 메모리로는 128KB Flash, 4KB의 SRAM, 4KB EEPROM을 가지며 53개의 범용 I/O 라인, 타이머/카운터는 8비트 타이머/카운터

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
아두이노 LIGHT센서+ULTRASONIC 센서 예비레포트

예비레포트1. Light 센서1-1. Light 센서 구조와 원리- 조도(광)센서라고도 불리고, CDS라고도 불린다. 조도센서는 광신호를 전기적인 신호로 변환하여 검출하는 소자이 ... - 아날로그 신호를 디지털 신호로 바꿔서 보여줘야 하기 때문에 ADC가 필요하며. ADC 처리가 된 값을 컴퓨터로 확인하기 위해선 시리얼 모니터로 확인해야 하기 때문에 Serial ... SetuppinMode(pin_CDS, INPUT); //CDS 핀을 입력으로 설정void loop()Serial.print("ADC Data :");Serial.println(analogRead

리포트 | 7페이지 | 1,500원 | 등록일 2021.12.28

다운로드 장바구니
초저전력 ECoG 신호 기록 아날로그 프론트-엔드 집적회로 (An Ultra Low-power ECoG Signal Recording Analog Front-end IC)

변환기 (SAR ADC)를 포함하는 체내 이식용 아날로그 프론트-엔드 집적 회로 (AFE IC)를 설계하였다. Inverter-stacking, 이득 boosting, 그리고 ... 한다. 설계된 SAR　ADC는 VCM 기반 monotonic capacitor switching scheme을 사용하여 기존의 기본 SAR　ADC에 비해 1/4의 CDAC 면적과 함께 ... 97.66 %의 스위칭 전력을 절약한다. 새로운 구조의 dynamic 논리 회로를 이용한 EVEN/ODD 기법이 제안되어 디지털 회로부의 복잡도 개선과 더불어서 전력 소비와 로직

논문 | 11페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드
높은 정확도를 가진 집적 커패시터 기반의 10비트 250MS/s 1.8mm2 85mW 0.13um CMOS A/D 변환기 (A 10b 250MS/s 1.8mm2 85mW 0.13um CMOS ADC Based on High-Accuracy Integrated Capacitors)

0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모 ... 를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS ... 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩

논문 | 11페이지 | 무료 | 등록일 2025.07.05 | 수정일 2025.07.10

다운로드

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기