"알테라보드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

booth multiplier ASIC반도체 digital watch FPGA 개념 adder layout

EasyAI “알테라보드” 관련 자료

+VHDL을 이용한 논리 게이트 실습등록일 2014.05.31 | 총 4,439자 | 28페이지 | 1,000원
+VHDL을 이용한 digital wa..등록일 2014.05.31 | 총 5,549자 | 19페이지 | 2,000원

외 1건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"알테라보드" 검색결과 1-10 / 10건

[토끼] 기초전자공학실험1_Encoder_Decoder_MUX

기초 전자 공학 실험2실험날짜:조 :조원 :1.Title? Encoder, Decoder, MUX2.Name구 분학 번이 름3.Abstract1) Decoder에 대하여 이론적인 학문을 습득하고 그 예시에 대하여 살펴본다.2) Encoder에 대하여 이론적인 학문을 습..

리포트 | 40페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

다운로드 장바구니
논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)

로 저장되어있고, 해당 모듈은 각기 사용가능한 형태입니다.최종 프로그램 소스는 board_on.vhd로 해당 파일만 알테라에 올리면 모든 기능 정상 동작합니다.또한 프로그램 레포트

리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10

다운로드 장바구니
VHDL을 이용한 논리 게이트 실습

째로 로직배치(Fitting) 단계이다. 여기서는 합성된 로직을 실제 FPGA 내부에 배치하게된다.다섯 번째로 보드 다운로드 및 프로그램 하는 단계이다. 실제 알테라 보드에 로직을 다 운 ... 게 되고성공했다는 메시지가 뜨면 OK를 누른다.이제 다운로드만이 남았다. 위사진의 Programmer을 클릭한다.여기서 알테라 DE2 보드를 컴퓨터에 연결한 후 Hardware ... 출력파형의 모습이 나타나게 된다.이것은 Setting을 Timing 으로했을때의 모습이다. 출력파형이 살짝 Delay되는것을 볼 수 있다.이제 보드에 다운로드를 해보도록하

리포트 | 28페이지 | 1,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
VHDL을 이용한 digital watch 설계

- ;대신 ,를 사용하며포트=>연결될곳 -- 마지막줄에는 쓰지않는다);port map은 component로 정의된것들을 연결해주는것이다.? Unuse Pin알테라 DE2보드 ... 우 경 제1. 실습명 : Digital Watch2. 실습 목표? 계층구조를 사용하여 디지털시계를 VHDL로 구현하고 DE2 보드동작을 확인한다.? VHDL로 설계한 코드 ... 를 Schematic으로 변환하여 같은지 확인한다.? DE2보드에 다운로드하였을때 생기는 오작동의 원인과 해결책을 알아본다.3 이론? 디지털 시계디지털 시계란.. 네이버 국어사전을 보면 바늘

리포트 | 19페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

하였다.- FPGA만으로는 결과를 확인 할 수 없어서 FPGA 보드를 bread board에 확장하여 결과를 확인 하였다.- 속도측정은 우리가 직접 한 것이 아니라 조교님께 최종 결과 ... 평가- 개인용 컴퓨터상에 student version VHDL software 설치방법 소개알테라 사이트에 접속하여, 모델심과 쿼터스 프로그램을 설치한다.기본적인 모델심 사용법 ... 였다.3) 3주차- 우리가 선택한 알고리즘에 대하여 구두테스트를 진행 하였다.- 완성한 VHDL코드를 Quartus 프로그램을 이용하여 FPGA board에 Uploading

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
[토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digit Adder-Subtractor 설계 및 VHDL검증

? 이론 준비 및 실험 계획 준비? 김지형 알테라 보드, 쿼터스 사용법 알려주기? 예비 레포트 보조? 실험 3,4번 납땜 및 측정? 쿼터스 스키메틱 전담? 알테라 보드 사용 및 결과 ... 측정, 알테라보드, 그리고 오실로스코프 4가지가 일치함으로써 반가산기는 위와 같은(표참고) 연산을 한다는 것을 확실히 확인 할 수 있었다.⇒ 2주차부터 사용하게 된 오실로스코프

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.11 | 수정일 2020.07.10

다운로드 장바구니
xilinx

기업 . 실리콘 , IP( 집적회로 ), 개발보드 , 스타터 키트 등을 만들어 고객사 설계자들이 항공우주 , 국방 , 오토모티브 , 컨슈머 , 산업용 , 유무선 통신 분야 등 ... ( 대만 ) 8.5 광 저장장치 칩셋 6 비아테크놀러지 ( 대만 ) 7.3 PC, 주변기기 칩셋 7 알테라 ( 미국 ) 7.1 프로그래머블 칩 8 ATI ( 캐나다 ) 6.5 그래픽

리포트 | 13페이지 | 3,000원 | 등록일 2012.01.28

다운로드 장바구니
[토끼] 기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

)이 일치함을 알 수 있다. 또한 마지막으로 이 회로도가 알테라 보드에서 동작하는 것을 스위치 on/off 로 확인 해봄으로써 최종적으로 3단계, 즉, 시뮬레이션, 표, 보드 확인

리포트 | 42페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.10

다운로드 장바구니
FPGA 구조와 응용

Logic) 시리즈는 현재 보드 내부에 1개 이상은 거의 사용되고 있다. PAL의 연장선에서 GAL 혹은 PEEL등이 많이 사용되고 있다. 로직 IC는 여러 가지 종류가 있 ... 이 크게 변하기 때문에 최근에는 표준 매뉴얼에 만족하지 않는 사람이 점점 많아지게 되었다. 더욱 PCB(Printed Circuit Board)기판을 콤팩트하게 하고 싶다든지, 회로 ... .3. P&R- 각 벤더의 툴을 사용할 수밖에 없다. 알테라의 Maxplus2/Quartus2, 자일링스의 ISE4.시뮬레이션- 각 벤더의 툴을 사용한다.

리포트 | 20페이지 | 2,000원 | 등록일 2007.03.23

다운로드 장바구니
ASIC(Application Specific Integrated Circuit)

으로 사라질 것이다.ASIC는 보통 수십 개의 반도체로 구성되어 있는 회로기판 (보드)을 한 개의 칩으로 만든 것이다. 이렇게 하면 반도체를 사용해 만드는 제품의 사이즈를 크게 줄일 수 있 ... 적으로 총 8개 업체가 PLD사업을 진행하고 있으며 그중 자일링스와 알테라가 지난해 전체 시장의 68%를 차지하고 있다.자일링스는 스태틱(S)램을 메모리로 사용하는 Fiedl

리포트 | 8페이지 | 무료 | 등록일 2009.07.18 | 수정일 2018.11.24

다운로드 장바구니

파워링크

신청하기