"비트동기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 soc OSI 7계층 정보통신개론 컴퓨터공학 비동기 카운터 atmega128 프로젝트 스텝 모터 구동기 마이크로프로세서 쉬프트 레지스터

EasyAI “비트동기” 관련 자료

+[논리회로]동기식 카운터 설계(4비트..등록일 2004.09.18 | 총 1,428자 | 5페이지 | 1,500원
+[논리회로] 4비트 동기식 카운터등록일 2002.12.21 | 총 5,306자 | 5페이지 | 1,000원

외 1,698건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"비트동기" 검색결과 1-20 / 4,123건

동기식 256-bit OTP 메모리 설계 (Design of Synchronous 256-bit OTP Memory)

본 논문에서는 자동차 전장용 Power IC, 디스플레이 구동 칩, CMOS 이미지 센서 등의 응용분야에서 필요로 하는 동기식 256-bit OTP(one-time ... programmable) 메모리를 설계하였다. 동기식 256-bit OTP 메모리의 셀은 고전압 차단 트랜지스터 없이 안티퓨즈인 NMOS 커패시터와 액세스 트랜지스터로 구성되어 있다. 기존 ... Clocked 인버터를 사용한 감지 증폭기를 사용하여 회로를 단순화시켰다. 동기식 256-bit OTP IP는 매그나칩 반도체 0.13㎛ 공정을 이용하여 설계하였으며, 레이아웃 면적

논문 | 8페이지 | 무료 | 등록일 2025.05.30 | 수정일 2025.06.05

다운로드
바이올레이션 비트 검출을 통한 13.56MHz RFID PJM 태그의 비트 동기화 기법 (Bit Synchronization Using Violation Bit Detection in 13.56MHz RFID PJM Tag)

리더의 실제 명령인 payload 데이터의 시작지점을 찾아내는 비트 동기화를 위해 RFID 태그 수신부는 프리앰블을 이용한다. 국제 표준에 의해 RFID PJM(phase ... 를 이용하여 비트 동기를 수행하는 기법이 발표되었다. 본 논문에서는 coarse synchronization 이후 violation 비트를 이용해서 fine s ... ynchronization을 수행하는 새로운 비트 동기화 기법을 제안한다. 시뮬레이션을 통해 제시된 기법이 하드웨어의 복잡도는 낮추면서 기존에 제시된 시스템과 거의 유사한 동기 및 복조 성능을 가짐

논문 | 7페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
NST 알고리즘을 이용한 비동기식 16비트 제산기 설계 (Design of Asynchronous 16-Bit Divider Using NST Algorithm)

본 논문에서는 NST (new Svoboda-Tung) 알고리즘을 이용한 비동기식 제산기의 효율적 설계에 관해 기술한다. 본 제산기설계에서는 비동기 설계방식을 사용하여 제산연산 ... 이 필요할 때에만 동작함으로써 전력소모를 줄이도록 설계한다. 제산기는 비동기식 파이프라인 구조를 이용한 pre-scale부, iteration step부, on-the-fly c ... 의 division step을 갖는 비동기식 링 구조로 설계하고, 아울러 크리티컬 패스(critical path)에 해당하는 부분만을 2선식으로, 나머지 부분은 단선식으로 구성하는 구현방법

논문 | 10페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
SoC 설계를 위한 유효 비트 방식의 비동기 FIFO 설계 (Design of an Asynchronous FIFO for SoC Designs Using a Valid Bit Scheme)

한국정보통신학회 이용환

논문 | 6페이지 | 무료 | 등록일 2025.05.16 | 수정일 2025.05.22

다운로드
Bit Decision 윈도우를 이용한 Noncoherent IR-UWB 수신기의 심벌 동기에 관한 연구 (Symbol Synchronization Technique using Bit Decision Window for Non-Coherent IR-UWB Systems)

본 논문에서는 Impulse-radio-based Ultra Wideband (IR-UWB)를 이용한 에너지 검출 기반의 비동기 수신기에서 저사양의 ADC와 간단한 디지털 회로 ... 만으로 이루어진 심벌 동기 획득(acquisition) 및 심벌 동기 추적(tracking) 방식을 제안한다. 기존의 심벌 동기 방식이 정확한 심벌 동기 “시점”을 찾는 것에 초점 ... 을 맞추었다면, 제안하는 방식은 심벌 동기 “구간”을 찾아 그 구간 내에서 데이터를 판단함으로써 하드웨어 복잡성을 낮추었고, 전력 소모를 줄였다. 이를 위해 심벌 동기 구간에 해당

논문 | 7페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
한 비트 피드백 분산 빔형성을 위한 이분법 기반 빠른 위상 동기화 알고리즘 (Fast Phase Synchronization Algorithm Based on Bisection for Distributed Beamforming with One-Bit Feedback)

한국통신학회 이성복, 이종혁, 박재현

논문 | 7페이지 | 무료 | 등록일 2025.05.17 | 수정일 2025.05.22

다운로드
양방향 피드백 구조의 JK 플립플롭을 이용한 QCA 기반의 4비트 비동기식 카운터 설계 (Implementation of QCA Based 4-Bit Asynchronous Counter Using JK Flip-Flop of Bidirectional Feedback Structure)

서 자리잡고 있다. 순차회로에서 클럭 펄스에 개수를 처리하기 위한 논리회로인 카운터는 동기식 카운터와 비동기식 카운터가 존재하며, 그 중 본 논문은 4비트의 비동기식 카운터를 제안 ... 기반의 JK 플립플롭을 제안하고, 이를 기반으로 4비트의 비동기식 카운터를 제안한다. 기존에 제안된 QCA 기반의 JK 플립플롭들은 회로의 면적이 매우 크거나 입력 셀과 출력 셀 ... 한다. 또한, 순차회로에서 카운터를 구성하는 요소 중 하나로서 1비트의 정보를 저장하고 유지하는 회로인 플립플롭은 총 4개가 존재하나, 본 논문에서는 양방향 피드백 구조를 이용한 QCA

논문 | 10페이지 | 무료 | 등록일 2025.06.07 | 수정일 2025.06.10

다운로드
Logic 공정 기반의 비동기식 1Kb eFuse OTP 메모리 IP 설계 (Design of an Asynchronous eFuse One-Time Programmable Memory IP of 1 Kilo Bits Based on a Logic Process)

하였으며, WL과 BL의 기생적인 커패시턴스를 줄이므로 읽기 모드에서의 동작 전류를 줄였다. 그리고 저전력, 저면적의 eFuse OTP 메모리 IP 설계를 위하여 비동기식 인터페이스

논문 | 8페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
[비트][레지스터][64비트][비트동기][GPS][비디오스트림]비트와 레지스터, 비트와 5비트, 비트와 64비트, 비트와 비트동기,비트와 GPS(위성항법장치),비트와 비디오스트림

비트와 레지스터, 비트와 5비트, 비트와 64비트, 비트와 비트동기, 비트와 GPS(위성항법장치), 비트와 비디오스트림 분석Ⅰ. 비트와 레지스터1. STATUS 레지스터1 ... 와 64비트Ⅳ. 비트와 비트동기Ⅴ. 비트와 GPS(위성항법장치)Ⅵ. 비트와 비디오스트림참고문헌Ⅰ. 비트와 레지스터1. STATUS 레지스터명령 실행후의 상태표시 레지스터(03h ... 0이 된다.5) ZERO제로 비트.자료 둘을 비교해서 값이 0이면 1로 세트됨.6) DCDigit carry/borrow bit(ADDWF와 ADDLW 명령에 대해)결과의 하위 4

리포트 | 11페이지 | 5,000원 | 등록일 2013.02.22

다운로드 장바구니
8 비트 동기식 카운터

실험9 8 비트 동기식 카운터목적1) 동기식 카운터의 동작원리를 이해한다.2) 동기식 리셋 동작 원리를 이해한다.3) 브레드보드와 TTL을 사용하여 기본회로를 구성하고 동작 ... 의 74163 TTL을 사용하여 8비트 동기식 카운터2개의 74163 TTL을 사용하여 8비트 동기식 카운터를 구성하고 동작을 확인하라.실험장비 및 재료실험장비전원공급기오실로스코프브레드 ... 보드로직 프로브소자4 비트 카운터 (74163) 2개이론1) 동기식 카운터와 비동기식 카운터의 차이점을 설명하라.순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
[디지털회로실험] (실험9) 8비트 동기식 카운터

《 실험9 결과 보고서 》조제출일학과/학년학번이름실험9-(1) 74163 TTL의 동작 확인? 회로도? 시뮬레이션 결과실험9-(2) 74163 TTL 2개를 사용한 8비트 동기식 카운터? 회로도? 시뮬레이션 결과

리포트 | 2페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
4비트 동기식 카운터 설계

1. t_ff 설계library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity tff isport (clk, t : in std_logic; q, nq: buffer std_lo..

리포트 | 3페이지 | 2,000원 | 등록일 2011.04.03 | 수정일 2016.08.22

다운로드 장바구니
동기식 16비트 Gray Counter 로직 설계 소스 코드

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 수행할 수 있는 데이터 자료형(bit,logic)변수 중 시뮬레이션 시간을 최소화하는데 이용되는 bit 형 변수를 이용하여 입력 포트 자료형을 이용한다.그레이 카운터의 정상동작 ... 을 하기 위해 1비트만 로직 1이 구동되도록 한 시스템 함수 $onehot을 이용하여 동작의 유효성을 확인한다.

리포트 | 3,000원 | 등록일 2013.02.17

다운로드 장바구니
고속 동기식 n비트 카운터 설계 (verilog,vhdl,systemverilog)

리포트 | 2,000원 | 등록일 2013.04.10

다운로드 장바구니
74LS93 4-비트 비동기 10진 카운터

74LS93 4-비트 비동기 10진 카운터1. 이론적 배경74LS93 4-비트 비동기 10진 카운터10진 카운터는 카운터 중에서 가장 많이 사용되는 것으로서, 10을 모듈러스 ... 맨 처음의 상태 0000으로 되돌아 가게 된다.일반적으로 비동기 10진 카운터의 IC는 74LS93을 사용한다.2. 실험 목적① 74LS93 4-비트 비동기 10진 카운터를 직접 ... 구성 해본다.② 74LS93 4-비트 비동기 10진 카운터의 카운터 계수 동작표와 타이밍도를 작성해본다.③ 74LS93 4-비트 비동기 10진 카운터의 동작원리를 이해한다.3

리포트 | 3페이지 | 1,000원 | 등록일 2013.04.21

다운로드 장바구니
8비트 동기식 카운터 디지털회로실험 예비보고서

디지털회로실험 사전보고서-Lesson 9 8비트 동기식 카운터□ 시뮬레이션1) 74163 TTL의 동작확인회로도시뮬레이션 결과시뮬레이션 실험에서는 특별한 모드의 사용이 필요가 없 ... TTL을 사용한 8비트 동기식 카운터회로도시뮬레이션 결과실험(2)는 실험(1)과 마찬가지로 실험을 진행하면서 이때 카운터의 증가를 8비트까지 관찰할 수 있도록 회로를 수정한 결과 ... 에 맞춰 출력되는 결과가 카운터되어 나타나는 것을 관찰할 수 있었다. 두 번째 실험에서는 2개의 74163 TTL 소자를 이용하여 8비트 동기식 카운터 동작을 확인하였다. 이때 6

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
16bit 동기 카운터 설계 UP & DOWN COUNTER

16bit 동기 UP & DOWN COUNTER를 설계하라.- 전자공학과 2004144064 최민수 -1. J-K F/F의 여기표Q(before)Q(after)JK000X011X

리포트 | 6페이지 | 1,000원 | 등록일 2007.11.26

다운로드 장바구니
VHDL - 4 Bit 동기 Modulo-10 Counter, 4 Bit 동기 Modulo-10 Preset Counter, 5 Bit Johnson Counter

4 Bit 동기 Modulo-10 Counter, 4 Bit 동기 Modulo-10 Preset Counter, 5 Bit Johnson Counter,Gray Code Up_Down Counter,Irregular Sequence GeneratorVHDL 코드

리포트 | 6페이지 | 1,000원 | 등록일 2006.11.04

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 9,10장(8비트 동기식 카운터, 8비트 시프트 레지스터) 결과보고서

디지털 회로 실험(5장 결과보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :결 과 보 고 서< 실험 9, 10 : 8비트 카운터, 7세그먼트 디코더 >실험 8비트 ... 실험은 실험에 참관하지 못하여 직접 실험을 확인할수는 없었다. 우선 이번실험은 2개의 TTL소자를 응용하여 실험을 하는 것이었다. 우선 74LS163은 로드 입력을 가지고 있는 동기 ... 가 정해진다. 이번 실험에서는 로드를 안쓰고 카운터를 이용하여 4bit카운터를 사용하였고 그 카운터로 출력되는 값을 74LS47의 입력값에 넣어서 각 카운터 마다 7세그먼트로 맞게 실험

리포트 | 6페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
[논리회로]동기식 카운터 설계(4비트)

{12. 순차 회로 설계(4비트 동기식 카운터)[목적]1. 4비트 동기식 카운터의 개념과 동작 특성을 익히고, PLD를 이용한 회로 구현.[기본이론]카운터는 순차회로들 중 ... 에서 가장 간단한 회로이다. 4비트 동기식 카운터 설계의 순서는 1. State Diagram, 2. Transition table, 3. Input equation(table), 4 ... . Circuit design으로 설계할 수 있다. 4비트 동기식 카운터는 (2n-1)인 0부터 15까지 계수할 수 있는 동기식 카운터를 의미한다. 4비트 동기식 카운터의 계수 순서

리포트 | 5페이지 | 1,500원 | 등록일 2004.09.18

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기