"레지스터 설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

atmega128 전자계산기 구조 verilog ssafy 스텝 모터 구동기 디지털시스템실험 중앙대 마이크로 쉬프트 레지스터 atmega128 프로젝트

EasyAI “레지스터 설계” 관련 자료

+논리회로설계실험 8주차 registe..등록일 2023.09.11 | 총 4,031자 | 5페이지 | 3,000원
+[부산대학교][전기공학과][어드벤처디..등록일 2021.04.25 | 총 2,801자 | 6페이지 | 1,000원

외 1,044건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"레지스터 설계" 검색결과 1-20 / 2,315건

변형된 레지스터 교환 방식의 비터비 디코더 설계 (Design of Viterbi Decoders Using a Modified Register Exchange Method)

대한전자공학회 이찬호, 盧承孝

논문 | 10페이지 | 무료 | 등록일 2025.05.16 | 수정일 2025.05.22

다운로드
ASIC 설계를 위한 새로운 레지스터 전송 단계 합성 방법 (A New Register Transfer Level Synthesis Method for ASIC Design)

기술 언어로 기술된 설계 사양을 순서회로로 변환하는 과정에서 불합리한 변환을 수행하고 순서 회로를 최적화 하는 과정에서 순서회로를 구성하는 레지스터와 조합회로를 분리하여 조합회 ... 본 논문에서는 기존의 레지스터 전송 단계 합성기들이 가지고 있는 단점을 개선하는 새로운 레지스터 전송 단계 합성 방법을 제안한다. 기존의 레지스터 전송 단계 합성기들은, 하드웨어 ... 로부만을 최적화 한다. 본 논문에서는 이러한 방식의 레지스터 전송 단계 합성기들이 가지는 단점을 지적하고, 이런 단점을 극복하기 위한 새로운 레지스터 전송 단계 합성 방법을 제안

논문 | 11페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
효율적인 SOC 설계를 위한 새로운 레지스터 전송 레벨 합성 방법 (A New Register Transfer Level Synthesis Methodology for Efficient SOC Design)

본 논문에서는 효율적인 SOC 전송 설계를 위한 새로운 레지스터 전송 단계 합성 방법을 제안한다. 기존의 레지스터 전송 단계 합성기들은, 하드웨어 기술 언어로 기술된 설계 사양 ... 용 시스템의 컨트롤러 설계에 적용한 결과를 제시함으로써 본 논문에서 제안하는 방법의 유용성을 입증한다. This paper presents a new register transfer ... 을 순서회로로 변환하는 과정에서 불합리한 변환을 수행하고 순서 회로를 최적화 하는 과정에서 순서회로를 구성하는 레지스터와 조합회로를 분리하여 조합회로 부만을 최적화 한다. 본 논문

논문 | 9페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
논리회로설계실험 8주차 register 설계

(Structural modeling)8-bit shift register도 마찬가지로 1-bit register를 이용하여 structural modeling으로 설계할 것이다. 위의 그림은 8 ... modeling으로 8-bit register와 8-bit shift register를 설계하였다. 이때 강의시간에 배운 1-bit register를 이용하여 구현할 수 있었다.또한 설계 ... 1) Objective of the Experiment(실험 목적)이번 실습에서는 8-bit register와 8-bit shift register를 structural

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
파이프라인 구조의 쉬프트 레지스터에 기반한 LCD 소스 드라이버 IC 설계 (Design of LCD Source Driver IC　based on a Pipelined Shift Register Architecture)

레지스터의 면적을 37% 감소시킨다. In this paper, we proposed a source driver IC based on a shift register that s ... 본 논문에서는 파이프라인 구조를 적용하여 하나의 래치를 공유하는 방식의 쉬프트 레지스터에 기반한 소스 드라이버 IC를 제안하였다. 최근 해상도, 주사율 및 디스플레이의 크기 ... 한다. 이러한 증가율을 소스 드라이버 IC에서 충족하지 못한다면 데이터 병목 현상을 일으킬 수 있다. 본 논문에서 제안하는 파이프라인 구조의 쉬프트 레지스터는 직렬 구조의 일반적인 쉬프트

논문 | 8페이지 | 무료 | 등록일 2025.07.15 | 수정일 2025.07.20

다운로드
SIMD 프로그래머블 셰이더를 위한 멀티포트 레지스터 파일 설계 및 구현 (Multi-Port Register File Design and Implementation for the SIMD Programmable Shader)

대한전자공학회 윤완오, 김경섭, 정진하, 최상방

논문 | 11페이지 | 무료 | 등록일 2025.05.16 | 수정일 2025.05.22

다운로드
판매자 표지

논리설계 및 실험 8 레포트 (레지스터)

리포트 | 10페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
조선시대 선생안 온톨로지 설계 (Ontology Design for the Register of Officials(先生案) of the Joseon Period)

본고는 조선시대 선생안의 디지털 아카이브를 위한 온톨로지(Ontology) 설계에 관한 연구이다. 선생안(先生案)은 조선시대 각 관청에서 소속 관원(官員)의 인적사항 및 인사이동 ... 등 관련 있는 주변의 내용을 담아낼 수 있는 온톨로지를 설계한다.조선시대 선생안 온톨로지는 실물자료인 선생안 소장정보와 선생안에 기록된 내용의 특징을 반영해 관원, 관청, 인사이동 ... 에 초점을 맞추어 설계하였다. 온톨로지 설계는 대상자원을 클래스(Class)로 범주화 하고, 범주에 속하는 개체들(Individuals)은 공통의 속성(Attribute)를 갖

논문 | 32페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.06

다운로드
디지털회로설계 정리-플립플롭, 래치, 카운터, 레지스터

에서 SISO 시프트 레지스터와 차이점이 있다.4bit Universal Register1. 2*1 MUX & 블록도2. 4비트 PISO Register (Parallel Input ... Serial Output)병렬로 입력이 되어서 직렬로 나가는 레지스터3. 4비트 만능 Register ... 4bit Serial Input Serial Output(SISO) RegisterSerial Input Serial Output / Shift Register (이동하면서 저장

시험자료 | 11페이지 | 3,000원 | 등록일 2021.12.12

다운로드 장바구니
위험물시설의 설계 · 시공 · 감리업 등록제 도입에 대한 타당성 검토에 관한 연구 (A Study on Assesment of Aalidity of Introducing of Design · Construction · Supervision Register Criteria Measures for Hazardous Materials Facilities)

본 연구에서는 현재의 미흡한 위험물시설설치에 대한 실태를 분석하고 소방시설설치를 위한 설계 ·공사 ·감리업에 대한 등록제 도입에 대한 타당성을 조사하여 합리적 기준안을 제안 ... 하고자 하며, 위험물시설에 대한 설계 ·시공 및 감리업등록제 도입방안 연구를 통해 국가적으로 위험물 시설에 대한 전문적이고 높은 수준의 안전성 확보방안을 제안하였다.이를 위하여 위험물 ... 시설의 설치와 관련하여 설계업과 감리업에 대한 등록기준을 제도화할 필요성이 있는 것으로 파악되었으며 공사업의 경우는 보다 점진적인 제도마련이 필요할 것으로 파악되었다. 또한 이를 뒷

논문 | 11페이지 | 무료 | 등록일 2025.06.08 | 수정일 2025.06.10

다운로드
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Register 실험결과보고서

Chapter 1. 실험 목적register에 대해 이해하고 이를 회로로 설계할 수 있다.Chapter 2. 관련 이론ü Resister- 공동의 clock input과 여러 ... : 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 데이터가 출력됨.- 직렬입력->병렬출력 : 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 다량의 데이터를 출력함.- 병렬입력 ... ->직렬출력 : 다량의 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐 단일데이터를 출력함.- 병렬입력->병렬출력 : 다량의 데이터를 입력하면 제어신호와 함께 레지스터를 거쳐

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO

Abstract Flip-Flop을 사용하여 clock divider를 설계한다. 1/2, 1/4, 1/5 divider를 설계하고, Master Slave 1bit JK ... Flip Flop를 설계할 수 있다.Index Terms D Flip-Flop, Clock Divider, Master slave 1bit JK Flip Flop, cascadeI ... -Slave JK Flip Flop의 설계 및 시뮬레이션 검증을 할 예정이다.II.Clock Divider & Master Slave 1bit JK Flip Flop 설계 및 시뮬레이션A

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register & 11장 비동기 및 동기 카운터의 설계(10주차 예비보고서) A+

어드벤처디자인 예비보고서10장) Flip-flop 및 Shift register11장) 비동기 및 동기 카운터의 설계학과: 전기공학과학번:이름:SR, D, JK 및 T 플립플롭 ... Register의 종류를 열거하고 그 용도를 설명하시오.Serial-in to Parallel-out (SIPO)단일의 데이터가 시프트 레지스터를 거쳐 다수의 출력으로 나타내는 구조

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25 | 수정일 2021.04.27

다운로드 장바구니
전자계산기구조 - 기억장치의 계층적 구조(레지스터, 캐시메모리, 주기억장치, 보조기억장치)를 이용하여 컴퓨터 시스템을 구성하려는 이유와 이런 시스템을 설계할 때 고려해야할 요인들에 대하여 논하시오.

전자계산기구조기억장치의 계층적 구조(레지스터, 캐시메모리, 주기억장치, 보조기억장치)를 이용하여 컴퓨터 시스템을 구성하려는 이유와 이런 시스템을 설계할 때 고려해야할 요인 ... 장치를 설계하는 것에 있어서 가장 중요하게 영향을 주는 요소는 용량과 속도 그리고 가격 등이 있다. 기억장치 특성들 사이의 관계를 보면 액세스의 속도가 높아지면, 비트당 가격 ... 해야 하는 요소계층적 기억장치를 기반으로 하여 시스템을 설계하고자 하는 경우에 고려해야 하는 것은 크게 지역성의 원리가 있다. 이는 기억장치의 액세스와 관련이 있는데 몇 가지의 특정

리포트 | 4페이지 | 3,000원 | 등록일 2021.11.24

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 쉬프트레지스터 설계

실험 제목 : Verilog 언어를 이용한 쉬프트레지스터 설계실험 목표 1.Hardware Description Language(HDL)을 이해 하고 그 사용방법을 익힌다.2 ... .Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증하는 방법을 익힌다.2. 시프트 ... 레지스터시프트 레지스터는 단일의 데이터가 시프트 레지스터를 거쳐 다수의 출력으로 나타나는 구조입니다. 데이터가 입력으로 들어오면 클록이 rising이 되기 전까지 대기하고 있

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
논리회로설계실험 FlipFlop Register 결과보고서

논리회로설계 실험 결과보고서 #7실험 7. RoV+Lab3000_LED, HELLO, 7 segment실험목표LED 작동, 7 segment에 HELLO 출력, DIP 스위치

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 FlipFlop Register 예비보고서

논리회로설계 실험 예비보고서 #7실험 6. 조합 회로 설계- Flip-flop, Register실험 목표Latch와 Flip-flop 그리고 레지스터에 대하여 알아 본다. 그 후 ... 특징은 J = 1, K = 1인 경우 JK Flip-flop의 출력이 이전 출력의 보수상태로 바뀐다는 점이다.레지스터(Register)1비트를 저장할 수 있는 Flip-flip ... 나 곱셈 또는 나눗셈에도 사용된다.시프트 레지스터에 대하여 좀더 알아 보았다. 시프트 레지스터(Shift register)는 2진 정보를 왼쪽 또는 오른쪽으로 이동 시킬 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
[디지털공학개론] 디지털 시계의 회로도 설계와기본형 레지스터 및 IC의 종류

1. 발진 회로디지털 시계의 회로도 설계에 있어서 발진회로는 일정한 클록을 제공하기 위해서 요구된다. 이를 세팅하기 위해서는 다음의 세 방법이 있다. 첫 번째 방법으로는 CR

리포트 | 6페이지 | 2,000원 | 등록일 2020.04.05

다운로드 장바구니
디지털실험및설계 예비(시프트 레지스터)

디지털 논리실험 및 설계#3 시프트 레지스터 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실험 이론순서논리회로의 기본적인 응용회로가 되 ... 는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등이 있다. 레지스터의 저장 용량은 그 레지스터가 저장할 수 있는 디지털 데이터의 총 비트(1과 0) 수 ... 이다. 시프트 레지스터에서 각 단(stage, 플립플롭)은 하나의 비트를 저장할 수 있다. 그러므로 레지스터에서 단의 수는 레지스터의 저장 용량을 결정한다.레지스터의 시프트 능력

리포트 | 8페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
디지털실험및설계 결과3(시프트 레지스터)

디지털 논리실험 및 설계#3 시프트 레지스터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 13조 :학번 :이름 :1. 실 험 결 과(1) 시프트 레지스터CLKQ ... 을 확인 할 수 있다.2. 검토 및 토의- 이번 실험을 통해 시프트 레지스터에 대해 알 수 있었다. 이전 실험과는달리 이번 실험에서는 CLK 넣어준다고 바로 작동하지 않는 회로도 있 ... 하는 것이 오류를 줄일 수 있다.? 시프트레지스터에 대한 실험을 하였는데 항상 초기 값에 대한 것을생각하지 않아도 실험이 가능하였으나 이번에는 그렇지 않았다. 실험을할 때 초기 값

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기