• AI글쓰기 2.1 업데이트
  • 통합검색(5,010)
  • 리포트(4,510)
  • 시험자료(217)
  • 방송통신대(167)
  • 서식(72)
  • 자기소개서(32)
  • 논문(9)
  • 노하우(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

국어 개별화 공대생 몬테소리 연간 컴퓨터과학개론 컴퓨터구조 4비트 전감가산기 수학 보고서 컴퓨터활용능력 컴활
판매자 표지는 다운로드시 포함되지 않습니다.

"덧셈기" 검색결과 1-20 / 5,010건

  • 자료 표지
    고정계수 곱셈을 위한 비트패턴 전용덧셈기 설계 (Design of Bit-Pattern Specialized Adder for Constant Multiplication)
    한국정보통신학회 조경주, 김용은
    논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28
    다운로드
  • 자료 표지
    양자 덧셈기를 활용한 양자 비교기 회로 구현방안 (Circuit Implementation of Quantum Comparator Using a Quantum Adder)
    한국통신학회 강유진, 허준
    논문 | 5페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09
    다운로드
  • 자료 표지
    곱셈기를 사용하지 않은 고속 FIR 필터를 위한 부분 항 덧셈 방법 (The Method of Addition Subexpression for High-Speed Multiplierless FIR Filters)
    대한전자공학회 김용은
    논문 | 5페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28
    다운로드
  • 자료 표지
    팬 아웃이 고정된 carry increment 덧셈기 설계 방법 (The Design of carry increment Adder Fixed Fan-out)
    대한전자공학회 김용은, 정진균
    논문 | 5페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09
    다운로드
  • 자료 표지
    전가산기에 의한 덧셈의 원리
    와 더해진 수’, C를 ‘더한 결과의 두 번째 자리’, S를 ‘더한 결과의 첫 번째 자리’라고 나타낼 수 있다.하지만 반가산기로는 이진법 1자리 수의 덧셈만 표현할 수 있다. 두 ... 자릿수 이상의 덧셈을 하려면 더 큰 회로가 필요한데, 그 회로가 바로 전가산기다.3) 전가산기의 구조전가산기는 반가산기 두 개와 OR 회로 하나를 다음과 같이 조합하여 만들 수 있 ... 이상의 연산을 수행할 수 없다.반면, 전가산기는 자리 올림을 고려하여 덧셈 연산을 수행할 수 있기 때문에 두 자리 이상의 연산이 가능하다.더한 수와 더해진 수를 각각 X₁X₂
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.04.26
    다운로드 장바구니
  • 자료 표지
    전가산기에 대한 덧셈의 원리
    전가산기에 의한 덧셈의 원리전가산기란 무엇인가전가산기란 가산기의 한 종류로 덧셈을 구현하는 연산장치이다. 여기서 가산기란 두 수를 입력하여 이 숫자들의 덧셈을 수행하는 논리회로 ... 또는 장치를 의미하는데 컴퓨터의 중앙처리장치(CPU)에 있는 산술논리장치에 내장되어 있다. 가산기는 자리 올림 수의 덧셈 기능의 유무에 따라 전가산기와 반가산기로 구분되며 전가산기 ... 의 구조와 동작 원리5+3의 예시를 통해 전가산기의 구조와 동작 원리를 알아보자. 먼저 5와 3을 2의 보수로 표현하면 각각 0101, 0011으로 4비트의 두 수의 덧셈이 된다. 두
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,500원 | 등록일 2020.12.22
    다운로드 장바구니
  • 자료 표지
    에지완료 검출을 이용한 클럭이 없는 CMOS 웨이브파이프 라인 덧셈기 설계 (CMOS Clockless Wave pelined Adder Using Edge-Sensing Completion Detection)
    한국전기전자학회 안용성, 강진구
    논문 | 5페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09
    다운로드
  • 자료 표지
    고비도 공개키 암호화 프로세서에 적합한 이진 덧셈기의 구조 연구 (Design of a Binary Adder Structure Suitable for High-Security Public Key Cryptography Processor)
    한국정보통신학회 문상국
    논문 | 4페이지 | 무료 | 등록일 2025.04.11 | 수정일 2025.05.09
    다운로드
  • 자료 표지
    컴퓨터 내부에서 덧셈기를 이용해서 뺄셈을 하는 방법과 뺄셈기를 이용해서 뺄셈을 하는 방법에 대하여 찬반 의견을 작성하시오. (단, 덧셈기를 이용한 뺄셈과 뺄셈기를 이용한 뺄셈기의 장단점을 함께 기술하시오.)
    컴퓨터의 연산 장치가 단순한 덧셈과 뺄셈을 넘어 다양한 연산을 수행하는 만큼, 하드웨어 설계의 효율성은 중요한 요소이다. 덧셈기와 뺄셈기를 각각 따로 구현하는 방식도 가능하지 ... 만, 실제로는 덧셈기를 활용해 뺄셈을 수행하는 방식이 더 많이 사용된다. 이는 하드웨어 자원을 절약하고, 연산을 일관된 방식으로 수행할 수 있도록 하기 때문이다. 덧셈기를 이용한 뺄셈 ... 할 수 있기 때문에 별도의 뺄셈기를 설계할 필요가 없다. 이는 하드웨어 설계를 단순화하고, 추가적인 회로를 줄여 칩 면적과 전력 소비를 감소시킬 수 있다. 일관된 연산 방식도 덧셈기
    리포트 | 6페이지 | 2,000원 | 등록일 2025.02.06
    다운로드 장바구니
  • 판매자 표지 자료 표지
    정보화 사회는 컴퓨터의 발명으로 갑자기 만들어진 사회라고 주장하는 김과장, 아니라는 이과장 컴퓨터 내부에서 덧셈기를 이용해서 뺄셈을 하는 방법과 뺄셈기를 이용해서 뺄셈을 하는 방법에 대해 찬반 의견을 제시하시오.
    정보화 사회는 컴퓨터의 발명으로 갑자기 만들어진 사회라고 주장하는 김과장, 아니라는 이과장 컴퓨터 내부에서 덧셈기를 이용해서 뺄셈을 하는 방법과 뺄셈기를 이용해서 뺄셈을 하 ... 으며, 이는 컴퓨터 기술 외에도 다양한 요소들이 정보화 사회의 발전에 기여하고 있음을 보여준다.더불어, 컴퓨터 내부에서의 덧셈기를 이용한 뺄셈과 뺄셈기를 이용한 뺄셈 방법은 컴퓨터 ... 아키텍처의 기본적인 부분으로, 이는 컴퓨터의 처리 속도와 효율성에 직접적인 영향을 미친다. 김과장은 덧셈기를 이용한 뺄셈이 단순하면서도 효율적인 방법이라고 주장하며, 이는 컴퓨터
    리포트 | 6페이지 | 2,000원 | 등록일 2024.11.19
    다운로드 장바구니
  • 자료 표지
    덧셈기 레포트
    덧셈기1. 실험 목적(1) 연산증폭기를 이용한 덧셈기의 연산원리를 이해한다.(2) 원하는 덧셈식을 구현하는 덧셈기 설계방법을 이해한다.(3) 각종 파형을 더하여 실제 덧셈동작 ... _{p}22v _{2} [V]012v _{o} [V]1.982.923.95< , >< , >< , >< 가산기 >4. 고찰이번 실험은 반전 증폭기를 이용한 아날로그 덧셈기이 ... 다. 즉, 신호가 덧셈이 되지만 반전 증폭기이기 때문에 신호가 더해진 다음 반전이 되어져서 나온다.V _{o} =`-( {V _{IN1}} over {R _{1}} + {V _{IN2
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2020.03.15 | 수정일 2020.03.17
    다운로드 장바구니
  • 자료 표지
    [결과 레포트] 덧셈기
    5주차 실험21 덧셈기결과 보고서전자공학과기현철 교수님제출일:2016.3.25.201133369 도성곤1. 실험 결과[표1] 직류 값의 덧셈v _{1} [V]011223344v ... .0000000000[표2] 직류와 신호의 덧셈v _{1} [V]2.002.002.00v _{2} [V]012v _{o} [V]1.960.96-0.080오차[%]2.004.004.00 ... (v/div를 위 두 사진과 달리 2.00V로 하였음)[그림] 신호와 신호의 덧셈2. 실험 및 토의※덧셈기는 반전단자로 입력을 주기 때문에 출력값이 반전된 상태로-v _{0
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2017.11.19
    다운로드 장바구니
  • 자료 표지
    덧셈기 결과 레포트
    셈기를 설계하였다. 반전덧셈기의 출력전압v _{o} =-( {R _{F}} over {R _{a}} v _{a} + {R _{F}} over {R _{b}} v _{b} ... 덧셈기1. 실제 실험 회로도 2. 실험 결과R _{1}=9.901KOMEGA ,R _{2}=9.911KOMEGA ,R _{3}=9.883KOMEGA ,R _{4}=2.176 ... KOMEGA ,R _{5}=2.107KOMEGA ,R _{6}=0.941KOMEGA ,R _{7}=0.965KOMEGA 직류 값의 덧셈V _{1}[V]0112233445V _{2
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2016.06.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    덧셈계산기, 논리게이트 PPT 발표 자료
    주의사항 실험결과실험 목적 기본적인 논리 게이트를 조합해서 두 자리 이진수를 더하는 덧셈 회로를 만들고 , 그 입력과 출력을 시각적으로 보여주는 장치를 구현한다 .논리 게이트 회로 ... 를 구성 A2와 B2, 그리고 C2로부터 셋째자리 올림수 C3를 구하는 회로를 구성 C3=X3가 되면 세자리수 출력을 확인 할 수있다.실험 주의사항 숫자 표시기에 5V의 전압을 직접 ... 가하면 숫자 표시기가 손상되기 쉬우므로 숫자표시기와 적절한 크기의 저항을 직렬로 연결하여 핀에 걸리는 전압이 2~3V 정도가 되도록 한다.실험 결과 Schematic circuit
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2019.11.27 | 수정일 2019.12.06
    다운로드 장바구니
  • 자료 표지
    XOR 이진수 덧셈기
    ("XOR을 이용한 두수의 합 : %d\n", num1);printf("2진수로 변환한 덧셈결과 : ");for(i=0; num1>0; i++){result[i] = num1 % 2
    Non-Ai HUMAN
    | 리포트 | 2,000원 | 등록일 2015.09.19
    다운로드 장바구니
  • 자료 표지
    [예비 레포트] 덧셈기 - Pspice 시뮬레이션 첨부
    5주차 실험21 덧셈기예비 보고서전자공학과기현철 교수님제출일:2016.3.25.201133369 도성곤1. 실험제목덧셈기2. 실험목적(1) 연산증폭기를 이용한 덧셈기의 연산원리 ... 를 이해한다.(2) 원하는 뎃셈식을 구현하는 덧셈기 설계방법을 이해한다.(3) 각종 파형을 더하여 실제 덧셈동작이 이루어 지는 것을 확인한다.3. 관련이론3.1 덧셈기의 해석반전 ... 증폭기를 이용한 아날로그 덧셈기 구조를 보여주고 있다.v _{0a} =- {R _{F}} over {R _{a}} v _{a} 마찬가지로v _{0b} =- {R _{F}} over
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2017.11.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학실험 07. 직렬덧셈기 예비
    < 순차 회로 직렬 가산기 With Accumulator 예비보고서>실험목적순차 회로를 통한 직렬 가산기를 설계하는 법을 학습한다.또 직렬 가산기를 설계하고 상태표와 상태그래프 ... 로 나타내어 분석한다.이론.직렬가산기의 설계직렬가산기의 회로는 시프트 레지스터 2개에 입력 X, Y를 넣고,레지스터 오른쪽으로 시프트시켜 FullAdder로 입력되어 sum과 car
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학실험 07. 직렬덧셈기 결과
    < 순차 회로 직렬 가산기 With Accumulator 결과보고서>실험serial adder는 2개의 시프트 레지스터가 Full Adder로 입력하여 더해진 출력값을 다시 1개 ... 순차회로인 직렬가산기에 대해서 학습했고, 또 그를 토대로 VHDL로 설계해보았다. 수업자료의 직렬가산기의 Operation과 그를 통한 상태표와 상태그래프를 통해서 VHDL 모듈 ... 았다. (여기서도 수업자료와 다르게 stimulus process를 clk과 st( =start) 2개로 나누어 작성했다.)코드를 작성하고, 시뮬레이션 해봄으로써 약간의 오류는 있었지만, 그래프의 파형자체로는 직렬가산기로써 정상적으로 작동하고 있다는 것을 확인할 수 있었다.
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] 4bit 2진 덧셈기 설계(vfd 제어)
    ■ 설계개요▪ HBE-COMBO 트레이닝 키트 내에 0에서 F까지의 보드를 사용하여 입력된 2개의 4비트 데이터의 덧셈을 수행한다.▪ 2개의 4비트 데이터 키입력에 대한 결과 값 ... 눌렀을 때의 결과를 Simulation을 이용하여 확인한다. ■ 개념설계▪ HBE-COMBO 트레이닝 키트 상에서의 동작 개요-첫 번째 입력값과 두 번째 입력값의 덧셈결과는 LCD
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2015.08.02
    다운로드 장바구니
  • 자료 표지
    디지털 회로설계 고속 동작 덧셈기 설계
    1. 제목 : 고속 동작 덧셈기 설계2. 설계 목적고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법에 따른 여러 가지 덧셈기 ... 구조들을 익히며(여기서는 CLA, CSA) combinational circuit의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 coding 방법 ... Adde를 설계한다. 이때 덧셈기는 16-bit word의 입력과 출력을 가지도록 한다. 아래의 CLA 4bit block 을 이용하여 설계한다.- Fan-in c
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11
    다운로드 장바구니
  • 전문가 요청 쿠폰 이벤트
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 12월 03일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:19 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기