"출력파형"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전기회로설계실습 정류회로 적분기 클램퍼 회로 오실로스코프 4번문항 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"출력파형" 검색결과 1,821-1,840 / 11,882건

판매자 표지

Common Emitter Amplifier의 주파수 특성 결과보고서

요약: 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 Common Emitter Amplifier 회로를 구성하여 주어진 조건을 이용하여 주파수 특성 및 ... 커패시터들의 영향을 측정하였고 이론값과 비슷하게 나왔다.1. 서론Common Emitter Amplifier는 입력은 베이스를 통하고 출력은 컬렉터 단자에서 얻으며 이미터를 입 ... 출력 단자에 공통으로 이룬다. 설계목표를 달성하기 위해 그림의 회로를 설계하였다.2. 실험결과2.1 Common Emitter Amplifer(2차 설계)의 구현 및 측정(A

리포트 | 6페이지 | 1,000원 | 등록일 2023.01.21

다운로드 장바구니
판매자 표지

[전기회로설계실습] 설계 실습 12.수동소자의 고주파특성 측정방법의 설계

기보다 작고, 위상도 lagging 하지만, 주파수가 증가함에 따라 위상차가 점점 줄어들고 전압의 크기가 비슷해진다. 1kHz에서는 저항 전압 파형이 입력 전압 파형과 위상 차 ... 도 없는 동일한 파형이 관측된다. 1MHz에서는 저항 전압 파형의 위상이 leading하고 전압의 크기가 작아지다가, 더 주파수를 높이면 전압크기의 차이가 커졌다. 주파(1MHz 이상 ... , 위상 차가 거의 없는 전압 파형이 관측된다. 그 이후에 10 kHz부터는 저항 전압 파형이 입력 전압 파형을 leading한다. 전달함수의 크기가 1보다 증가하고 위상차는 점차

리포트 | 8페이지 | 1,500원 | 등록일 2023.08.18

다운로드 장바구니
중앙대 전기회로설계실습 (결과) 7. RC회로의 시정수 측정회로 및 방법설계 A+

의 출력을 1V(peak to peak)의 사각파(high = 0.5V, low=-0.5V, duty cycle=50%)로 하고 실험 4.3을 반복하라. 저항에 걸리는 전압파형 ... generator이 출력하는 신호 진폭의 두 배가 된다. RC회로의 전압을 측정할 때 입력 신호의 주기를 τ보다 충분히 크게 설정하지 않으면 신호가 정상상태에 이르지 못한다.사용 ... .1 출력전압이 5V가 되도록 직류 전원을 정확히 조정한 후 (+)단자에만 22MΩ저항을 연결하고 DMM으로 22MΩ 나머지 단자와 직류전원의 (-)단자 사이의 전압을 측정하라

리포트 | 8페이지 | 1,500원 | 등록일 2021.03.02 | 수정일 2021.10.22

다운로드 장바구니
스핀밸브를 이용한 데이터 전송용 GMR 아이솔레이터의 모델링 (Modeling of GMR isolator for data transmission utilizing spin valves)

에서 입력전류파형과 이에 따른 자기장파형을 구하였다. 마지막으로 스핀밸브의 MR-H 측정곡선과 평판코일에서 발생된 자장의 세기를 조합하여 아이솔레이터의 출력전압파형을 계산하였다. 여기 ... 출력전압 파형은 스핀밸브의 히스테리시스 특성 때문에 400 Mbit/s 이상의 전송속도에서 입력전류파형과 비슷하게 복원되어 전달될 수 있음을 예측할 수 있었다. GMR ... 구형파의 디지털 자료를 전송하기에 적합한 구조의 휘트스톤 브리지 형태로 GMR 아이솔레이터를 모델링하고, 여기에서 입력전류에 대한 출력전압 특성을 시간영역에서 조사하였다. GMR

논문 | 5페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
[A+][예비보고서] 중앙대 전자회로설계실습 7. Common Emitter Amplifier의 주파수 특성

설계 결과회로(Ri 추가)에 대하여 모든 커패시터의 용량을 10 uF으로 하고 CE증폭기에 100 kHz, 20 mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE ... 로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 출력전압의 최대값 ... generator의 출력전압(Vpp)을 얼마로 설정해야 하는가? 앞의 “Oscilloscope와 Function Generator”에서 설명한 바와 같이 function generator의 화면

리포트 | 6페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[전자회로설계]pspice를 이용한 오디오 다단증폭기 설계

에 따른 증폭률 Matching6-2. 다단증폭기 total 저항 구하기6-3. 최종 오디오 다단증폭기 동작점 확인6-4. 최종 오디오 다단증폭기 회로도 및 출력 파형7. 결론8 ... 의 목표는 강의에서 사용하지 않은 트랜지스터를 사용하면서, 1mV의 진폭과 10kHz의 주파수를 갖는 신호를 입력으로 하여 1000배의 증폭률, 즉 1V의 진폭을 갖는 출력 파형 ... 다.가 적음을 확인했다.6-4. 최종 오디오 다단증폭기 회로도 및 출력 파형[그림18. 최종 오디오 다단증폭기 회로도][그림19. 최종 오디오 다단증폭기 AC sweep 분석 결과

리포트 | 19페이지 | 4,000원 | 등록일 2021.06.24

다운로드 장바구니
RC 및 RL회로의 AC정상상태 응답

었다.첫 번째 실험으로는 RC회로에 각 문제에서 주어진 값을 넣고 오실로스코프로 파형을 출력했다. 조교님이 구간을 나눈부분을 보고 정확한 위상차값을 알수는 없었지만 대략적인 위상차 ... 하고 함수 발생기로부터 발생된 진폭이 5[V]이고 주파수가 16kHz인 정현파 신호 vg(t)를 회로에 인가한다. vg(t)와 R양단에 걸리는 전압 vR(t)파형을 오실로스코프를 사용 ... 하여 측정하고 그 파형을 그려라. 두 측정 파형으로부터 진폭 감소량과 위상차를 구한다음, 이들로부터 실험에 사용된 커패시터 값을 계산하여 실제 값과 같은가 비교 분석하라.위상차: T

리포트 | 5페이지 | 2,500원 | 등록일 2022.04.14

다운로드 장바구니
판매자 표지

아날로그 텀프로젝트 스마트 현광등

않아 잡음이 발생하여 원하는 제어를 하지 못하였다.-HPF를 이용하여 잡음을 제거한 후 출력을 확인하고자 오실로스코프로 파형을 관찰 했을 때도 다른 문제가 발생하지 않을 것이 ... 역할- LM324 (OP-AMP) x2 : 적외선 센서 출력 신호의 전압을 증폭- 2N2222 (트랜지스터) : 스위치 모드- 저항 (2.2k[Ω]x2, 100k[Ω]x1 ... 하여 고주파 대역의 신호만 얻음- 위 신호를 Bread 보드를 통해 센서가 인식하였을 때만 LED신호 검출 완료- 초전 센서의 출력신호는 내부에 MOSFET이 존재하므로 원하는 신호

시험자료 | 14페이지 | 6,500원 | 등록일 2023.12.15 | 수정일 2024.05.17

다운로드 장바구니
A+맞은_전기전자기초실험2_일반실험6_결과보고서_op-amp특성,Schmitt trigger,unitygain voltage follower

EX6-1) op Amp의 입출력 전달 특성(No Feedback)0. 이론적 계산6-1-1)Vout의 값은 VH(10V), VL(0V) 둘 중 하나의 값이 나오게 되는데 Vin ... 처럼 생긴 파형처럼 보이지만 전압을 아주 미세하게 조정하면 VL에서 VH로 transition하는 전압 값을 찾을 수 있다. 6-1-2에서 할 것이 그것이다.6-1-2에서 확인 할 ... 어(Virtually short) 출력전압은 VH와 VL 사이의 의미있는 값을 갖게 된다.6-1-2)에서는 저항 두 개(10KΩ, 100Ω)를 직렬 연결하여 전압을 인가해주면 Vd

리포트 | 39페이지 | 2,500원 | 등록일 2023.06.29

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 8 공통 베이스 증폭기)

을 고려하여 입력 전압( v _{sig})과 출력 전압( v _{o})의 파형을 캡처하여 [그림 8-9]와 같은 형태로 결과 보고서에 기록하시오. 실험 절차4 PSpice 입력전압 출력 ... 되며, 출력 신호는 컬렉터에서 얻어진다. 베이스는 고정된 전압을 유지하며 입력과 출력 사이에서 공통 노드로 동작한다. 1. 전류 이득 전류 이득은 1에 가깝다. 이는 출력 전류가 입력 ... 에 비해 출력 신호가 크게 증폭된다. 3. 입력 임피던스 입력 임피던스는 매우 낮다. 입력이 이미터 단자에 인가되기 때문에 트랜지스터의 작은 입력 임피던스를 가지며, 주로 신호원이 낮

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
고속의 PWM와 위상정정 PWM

과 제 주 제고속의 PWM와 위상정정 PWM에 대해 설명하고, COM01과 COM00의 값 변화에 따른 OC0 핀의 출력 값 변화에 대해 설명하시오.과목명 :이름 :제출일 ... :레지스터의 비트를 1로 입력하면 사용 가능하다.은 주파수가 높은 파형을 생성하는 옵션이 있다.카운터()는 바텀에서 맥스까지 세고나서, 다시 바텀에서 시작한다. (바텀은 카운터가 0 ... 를 일으킬 수 있다.모드는 보다 동적 주파수가 작다. 하지만 대칭적인 특징이 있어서 모터 제어 응용에서 이용된다.의 값 변화에 따른 OC0핀의 출력값 변화.레지스터의과 값을 변화시켜 와

리포트 | 3페이지 | 3,000원 | 등록일 2022.12.23 | 수정일 2022.12.30

다운로드 장바구니
판매자 표지

[반도체회로]실험보고서7(공통에미터회로의특성)

Ω의 고정저항이다② 전원을 인가하라. 저주파 신호발생기의 출력주파수를 1kHz에 두고 신호레벨을 적절히 조절하여 출력파형이 왜곡되지 않게 하라.③V _{AC,} V _{BC} (또는 ... 출력주파수를 1KHz에 두고 신호레벨을 적절히 조절하여 출력파형이 왜곡되지 않게 50mV의 신호레벨을 넣어주었다.입력신호레벨을 변화 시키지 않고V _{AC},V _{BC}(또는V ... ● 실험목적1. 공통에미터 증폭기의 전압이득과 전력이득을 구하고2. 공통에미터 증폭기의 입, 출력 위상 관계를 관찰하여 증폭기의 특성을 이해한다.● 기기 및 부품1. 직류가변전원

리포트 | 4페이지 | 1,000원 | 등록일 2022.10.10 | 수정일 2022.12.21

다운로드 장바구니
중앙대학교 전자전기공학부 전자회로설계실습(3-1) A+ 6차예비보고서 (점수인증) _ Common Emitter Amplifier 설계

과 branch 전류가 나타난 회로도 그림 5. 그림 4 회로도의 PSPICE 출력파형 function generator의 출력단자에 부하 RL=50 Ω을 연결했을 때 이 저항에 걸리 ... 의 측정 및 특성 분석(A) 100 kHz, 20 mVpp 사인파를 이 증폭기에 인가하려면 function generator의 출력전압(Vpp)을 얼마로 설정해야 하는가? 앞 ... 는, 그 절반의 전압인 10mVpp를 function generator의 출력전압으로 설정해주어야 한다.

리포트 | 8페이지 | 1,500원 | 등록일 2021.04.06

다운로드 장바구니
[전자회로실험 예비보고서]증폭기의 주파수 특성(A+)

.4.2 이미터 접지 증폭기의 주파수 특성1) 입력에 피크값이 30mV인 정현파 신호를 주파수를 10Hz~10MHz동안 변화시켜가면서 출력 파형을 관찰하고 전압 이득을 구하라 ... 로 시뮬레이션하여 전압 이득 vx / vin, vout / vx, vout /vin을 구하라.그림 5-2 입력 저항을 구하기 위한 입출력 파형.Vs=29.997mV, Vi=3 ... ohm, Rs=4.7kohm)vout / vx = -gm(RC||RL) = -39그림 5-3 vin과 vout 출력 파형.vin과 vout 비교vinvout전압 이득29.792mV

리포트 | 13페이지 | 2,000원 | 등록일 2022.03.04

다운로드 장바구니
[오차분석 끝판왕, 학점A+, 성적인증] (서울시립대) 물리학및실험2 9주차 RC회로실험 - 예비+결과레포트

한다. ④신호 발생기의 빨간 집게에 먼저 저항을 연결하고, 그 뒤에 축전기의 양극을 연결한다. 사각파가 로 출력되도록 한다. ⑤오실로스코프의 프로브를 배로 설정하고, 신호 발생기 ... 의 신호가 표시됨을 확인한다. ⑥프로브의 음극을 축전기의 음극에 연결한다. 프로브의 양극을 축전기의 양극에 접촉시키고, 로 설정한다. ⑦프로브 양극을 축전기의 끝에 대고 파형 ... 디스플레이의 한계 ①신호의 중첩으로 인한 오차가 있다. 측정된 전압의 값이 정확히 한 직선으로 나타나지 않고 일정 범위를 가졌다. 한 파형이 아니라, 여러 파형이 뒤섞인 모양

리포트 | 10페이지 | 2,000원 | 등록일 2021.02.09 | 수정일 2021.08.17

다운로드 장바구니
RC 및 RL 직렬회로, RC 및 RL 병렬회로 예비레포트

과 VC(교류전류 측정 모드로 설정)로 측정하라. 멀티미터로 츠정한 전류 는 실효치다.(6) 멀티미터(교류전압 측정 모드)의 프로브와 파형발생기의 출력 프로브를 직접 연결하여 V1 ... 를 멀티미터로 측정하여 표에 기록하라.(6) 멀티미터의 프로브와 파형발생기의 출력 프로브를 직접 연결하여 V1의 실효치(V1rms)를 측정하고, [표 17-4]에 기록하라.(7) 옴 ... ) 을 계산하여 [표 18-1]에 기록하라. 계산값이 전체 전류 의 측정값과 같은지 확인하라.(5) 멀티미터 교류전압 측정 모드)의 프로브와 파형발생기의 출력 프로브를 직접 연결하여 .

리포트 | 15페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 13 공통 게이트 증폭기)

게이트 증폭기 회로의 입력-출력 전압의 크기를 [표 13-4]에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압(v _{sig})과 출력 전압의 파형을 캡처하 ... 결과 보고서실험 13_공통 게이트 증폭기과목학과학번이름1 회로의 이론적 해석공통 게이트 증폭기 회로(실험회로 1)1. 입력과 출력 특성:- 입력 신호는 소스 단자에 인가 ... 되며, 드레인에서 출력 신호가 나타난다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인으로 흐르는 전류를 제어하게 된다.- 입력 임피던스는 매우 낮다. 이는 소스 단자에서의 입력

리포트 | 6페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

실험 23_연산 증폭기 응용 회로 1 예비보고서

kOMEGA 20kOMEGA 1.714419.049110mV2.5V2.5V10kOMEGA 20kOMEGA 2.082818.935반전 증폭기의 입출력 파형2. 실험 절차 1에서 저항 ... .5V10kOMEGA 20kOMEGA 3.2844V29.858V/V실험회로 2의 입출력 파형2. 실험 절차 1에서 저항을R _{1} = 10kOMEGA ,R _{2} = l00 ... 23-3]과 같이 바꾸면서 출력 전압을 [표 23-3]에 기록하시오.실험회로 3번의 회로도※50mV, 100mV로 측정시 아래 파형과 같이 출력의 크기가 너무 작기 때문에 임의

리포트 | 12페이지 | 2,000원 | 등록일 2023.01.31

다운로드 장바구니
아날로그 및 디지털회로설계실습 7주차 논리함수와 게이트 예비 리포트

다.파형의 결과는 위의 진리표와 같다.AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고, 딜레이를 가장 정확하게 측정할 수 있는 방법 ... 하는지를 알아보았다. 2x4 Thermometer to binary 디코더의 기능을 알아보고 이를 설계해 보았다.서론: 디지털 시스템에서는 입, 출력 값을 양 논리 시스템으로 표현 ... 의 회로도를 설계한다.NAND 게이트이를 진리표로 표현하면입력출력입력1입력2출력LOW(0V)LOW(0V)High(5V)LOW(0V)High(5V)High(5V)High(5V)LOW

리포트 | 10페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험03_ RLC Circuit (A+)

)pe를 통해 출력 파형을 측정한다. 그리고 overdamping 상황에서는 인 상황이므로 이에 맞게 RLC 회로를 설계한 다음 Oscilloscope를 통해 출력 파형을 측정 ... 의 Underdamping이 되는 회로의 조건, 출력 신호의 식 및 파형을 구하시오.Underdamping이 되려면 을 만족해야 한다. 따라서 Resistor, Inductor, Capacitor ... 을 연립하면따라서 는 다음과 같다.일 때의 식을 구했지만 는 사각파 이므로 출력 신호의 식은 다음과 같다.PSpice를 통해 이 회로의 파형을 그려보면그림 SEQ 그림

리포트 | 18페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니

이전10개 87 88 89 90 919293 94 95 96 다음10개

파워링크

신청하기