"파형의적분"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

orcad 미분기 미분기적분기 에너지변환 실험 RC RL 미적분회로 미분회로 미분 연산 증폭기 특성 opamp 적분회로

판매자 표지는 다운로드시 포함되지 않습니다.

"파형의적분" 검색결과 141-160 / 1,666건

[경희대/기초회로실험/A+결과보고서] 16강 RC 및 RL 미적분 회로

및 적분의 원리를 이해하고, 이들 회로를 구성하여 실제 파형을 관찰함으로써 과도현상을 확인하고 회로를 응용할 수 있는 능력을 배양한다.2. 실험 이론?미분회로① RC 미분회로저항 ... 기초회로실험 16강 보고서제출일2021. 06. 08RC 및 RL 미적분 회로학번이름1. 실험 내용(1)RC 및RL 직렬 회로를 이용하여 수동 교류 회로 소자인 커패시터와 인덕터

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2021.09.12

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 통신실험 결과보고서10

와 같이 조정한다.TP3 신호는 무엇인가?TP3 신호는 비교기의 출력 신호이다. 이는 TP3의 신호가 1이면 적분기에 의해서 재생된 신호가 커지고 TP3의 신호가 0이면 재생된 신호 ... 와 같은 그래프가 되도록 slope을 조정한다.7. 오실로스코프를 관찰하면서 메시지 신호의 크기를 2Vp-p이 될 때까지 천천히 증가시킨다.메시지 신호의 진폭이 커지면 적분기 출력 ... 신호가 메시지 신호를 따라 갈 수 있나?없다. 적분기의 이득(slope)이 제한되어 있기 때문에 메시지 신호를 따라 갈 수 없다.8. Clock 입력 신호의 주파수가 8kHz가 되

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

전자회로설계실습 2 예비보고서 Op Amp의 특성측정 방법 및 Integrator 설계

의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.Capacitor의 초기 전압이 0V이면v _{o} (t)`=` ... 이므로 캐패시터는{1} over {2120000} `=`0.47` mu F 이다.(B) Offset voltage가 있을 때, (A)번에서 설계한 적분기의 출력파형이 어떻게 될 ... 가 있을지 기술한다.저항이 너무 크면 저항으로 전류가 잘 흐르지 않아 저항을 연결한 효과가 없을 것이고 반대로 저항이 너무 작으면 전류가 대부분 저항 쪽으로 흐를 수 있으며, 적분기

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

다운로드 장바구니
울산대학교 전기전자실험 19. 선형 연산 증폭기 회로

3. 입출력 파형을 통해 어떤점을 이해할 수 있고이론과 다른점은 무엇인지 설명하라.-R _{i}와R _{f} 저항값이 출력에 영향을 주고 출력은 1+{R _{f}} over {R ... {100k}) 2V로 줄어들었다.5). 적분회로(이론)V _{o} = 0.80V ,(측정)V _{o} = 0.84V,8). 연산 증폭기 특성실험R = 330kΩ반전 입력 전압61 ... , 비반전증폭기, 적분,미분등 연산이 가능하다는 것을 확인하는 것이 목적이다. 반전 증폭기의 경우R _{i}값을 변경하며 측정 함으로써R _{i}/R _{f}의 비율로 위상이 반전

리포트 | 3페이지 | 1,500원 | 등록일 2024.03.23 | 수정일 2024.03.25

다운로드 장바구니
통신공학실습 예비레포트 - 실험09-Frequency to Voltage Converter

의 파형을 관찰하시오. 그리고 R1의 주파수와 입력 주파수를 비교하고 그 결과를 기록하시오.(나) “Lab 3”를 위한 실험 순서 및 측정 방법R1의 1 Capacitor에 스위치 ... 를 연결하면 쉽게 Capacitor를 제거할 수 있다. 따라서 Capacitor에 연결된 스위치를 OFF하고, 출력 파형을 Oscilloscope로 확인한다. 그리고 ... 파형의 결과를 관찰한다. Oscilloscope의 Time - Cursor 기능을 이용해 펄스의 폭을 계산할 수 있고, Magnitude – Cursor 기능을 이용해 펄스의 크

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
판매자 표지

전기전자공학기초실험-선형 연상 증폭기 회로

파형이 필요한 실험이나 선의 개수가 부족해서 옆조와 같이 실험을 하게 되었다. 결과적으로 4번 가산 증폭기 까지 실험을 하게 되었고, 미,적분 회로는 실험을 하지 못했다. 반전 ... 전기전자기초실험 예비보고서19장. 선형 연상 증폭기 회로1. 실험목적연산 증폭기를 이용하면 기본적인 가,감산 이외에 미,적분 지수 및 로그등과 같은 연산이 가능하다. 그리고 연산 ... 의 회로를 비 반전증폭기라고 부른다. 위의식 역시 식 (1)과 마찬가지로 이상적인 연산증폭기란 전제하에서는, 전압이득은 신호원의 전압파형과 주파수에 무관하게 식 (2)로 주어진다

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2022.09.02

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 결과보고서2_Op Amp의 특성측정 방법 및 Integrator 설계

측정(A) Open Loop Gain : 그림 4.1의 회로를 bread board에서 구현하고 그 출력파형을 제출한다. 왜 그러한 출력이 나오는 지 그 이유를 기술한다.위 ... 처럼 회로를 구성하고 CH1을 접지시킨 입력부에 연결한 뒤, CH2를 출력부에 연결하고 파형을 측정했다. 그 결과, 출력부의 파형이 위의 그림과 같이 나왔으며, 그 크기는 약 10mV ... 측정되었다. 아무런 입력이 없이도 출력파형이 나온 이유는, Op Amp에 DC 전압이 공급되고 있으며, 내부의 소자들의 미세한 차이로 인해 평형이 맞지 않아 발생하는 Offset

리포트 | 9페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계

의 출력전압을 DMM을 통해 측정하고 이를 이용해 offset voltage를 구해보았다. Rf가 추가된 적분기를 설계하여 Rf가 클 때, 적당할 때, 작을 때의 출력파형 ... 함을 확인하였고 voltage follower 회로를 설계하고 주파수를 높여가며 출력파형의 왜곡이 시작되는 시점을 찾아 slew rate를 계산하고 datasheet의 값과 비교 ... 을 PSPICE의 파형과 비교해보았다. Capacitor 출력전압의 노이즈로 인해 정확한 측정을 할 수 없었고 그로 인해 오차율도 높게 나타났다. 또한 회로에 KCL을 적용하여 일차 미분방정식

리포트 | 16페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험 5-2 다이오드 정류회로 예비보고서

와 같은 주기 파형의 평균값은 한 주기동안 적분한 후 그 값을 한 주기로 나누어 구할 수 있다.(5) 그림 4에서 맥동전압이 클 경우에는 식 (1)은 오차가 커서 사용하기가 곤란 ... 에는 다이오드가 도통하여 부하저항 RL 양단(p 와 n 사이)에 는 v 와 동일한 파형이 나타나 vL = v 가 되지만(실제로는 전원측 전압에서 다이오드의 전압 강하만큼을 뺀 값이 된다) v ... 에는 항상 같은 방향의 전류가 흐 르게끔 한다. 그에 대한 회로와 파형은 위 그림2와 같다.-커패시터 필터전원공급장치의 필터는 반파 또는 전파정류기의 출력전압의 변동을 줄여 거의

리포트 | 17페이지 | 1,000원 | 등록일 2024.06.22

다운로드 장바구니
판매자 표지

전력기기실험 실험 4. 단상 변압기1 예비보고서

어주기 위해 필요한 전류가 다음과 같다.여기서 분모의 괄호 안은 인덕턴스이다. 즉 분모는 이다.-여자전류의 측정과 히스테리시스 특성의 관측변압기 여자전류 파형은 전류측정저항을 직렬 ... 할 수 있다.즉 콘덴서 양단 전압이 2차측 출력전압을 적분한 값에 해당한다. 자속은 1차측 단자전압이나 2차측 단자전압을 적분한 것에 해당하므로 콘덴서 양단전압은 근사적으로 자속 ... 의 파형에 비례하는 형태를 띤다.오실로스코프 프로브를 이용할 때 변압기의 1차측과 2차측은 전기적으로 절연되어 있으므로 각각 양쪽 지점에 접지선을 물려도 무방하다. 물론 이렇게 접속

리포트 | 12페이지 | 1,000원 | 등록일 2025.08.12 | 수정일 2025.09.09

다운로드 장바구니
아주대 전자회로실험 실험6 삼각파 발생회로 결과보고서

번:성 명:실험6 결과보고서- 삼각파 발생회로 -1. 실험 목적- 연산증폭기를 이용하여 비교기, 적분기 동작을 기초로 한 구형파 및 삼각파 발생회로를 구성한다.- 구형파 출력 ... 에서의 파형을 확인하고, peak-to-peak 값과V _{T}지점에서의 주파수f _{0}를 측정하면 아래와 같은 결과가 나온다. 그 다음 저항R _{1}의 값을 4.7kΩ, 15 ... _{"in"(p-p)} =27.83V,V _{out(p-p)} =24.17V,f _{0} =288.5Hz실험결과 저항R _{1}이 바뀔때마다 출력파형의 peak-to-peak값이 바뀌

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.03.12

다운로드 장바구니
Op-Amp의 특성측정 방법 및 Integrator 설계 결과보고서

.002``=2`mV(B) Basic performance: 3.2.2 (A)에서 설계한 적분기를 구현하고 RF가 클 때, 적당할 때, 작을 때 나타나는 파형을 제출 ... Loop Gain: 그림 4.1의 회로를 bread board에서 구현하고 그 출력 파형을 제출한다. 왜 그러한 출력이 나오는 지 그 이유를 기술한다.그림 회로를 구현하고 출력 ... 한다. PSPICE 입출력, 측정 입출력파형을 제출하고 오차와 그 원인을 기술한다.RF가 클 때 (Eclass 강의에서 보여준 파형이 없다.)RF가 적당할 때RF가 작을 때(C) PSPICE 결과

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.06.18

다운로드 장바구니
Non-Linear OP Amp (파형발생기) 결과보고서

(파형발생기)I. 개요OP Amp의 비선형 동작 특성을 이용하는 적분기, 파형 발생기 등의 동작 특성을 이해하고 OP Amp를 이용하여 구형파 및 삼각파를 만들어 본다.2. 실험 기기 ... 전자회로응용 및 물성실험예비보고서전기공학과 2017732038실험 회차: 11실험 명: Non-Linear OP Amp(파형발생기)실험 11 Non-Linear OP Amp ... .1uF, 0.2uF 등3. 실험 결과(1) 그림7의 회로를 결선하고 회로의 출력 값을 관찰하여라.예상 회로결선 회로예상측정파형Vout17.8Vppf1.53kHz시뮬레이션으로 얻

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2021.09.25

다운로드 장바구니
통신공학실습 이주한 9주차 FFT분석 및 harmonic oscillator적 관점 포함

제어, 주파수의 모니터, 전압 제어 발진기(VCO)의 안정화에 사용.Pre-Lab[1-1] 주파수/전압 변환기의 동작원리를 설명하시오.전압/주파수 변환기는 적분회로로 구성 ... 된다.입력 전압 를 으로 반전 증폭을 함과 아울러 에 의해서 적분 작용을 한다.즉, 이 적분기는 반전된 전류를 입력에 feedback시키게 되고 출력 전압은 다음과 같다.이 ... 전압은 가 됨을 말한다. 여기서 는 Bias 전류를 보정하기 위한 저항으로 가 된다.해당 회로의 출력 주파수를 결정하기 위해 입력 전압 가 적분되는 순간에 주기를 , 리셋에 필요

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,500원 | 등록일 2020.12.23 | 수정일 2021.10.05

다운로드 장바구니
미적분 고퀄리티 주제탐구 세특 보고서(2)- 푸리에 변환

있는 것이다.(이렇게 복잡한 함수도 푸리에 변환을 하고 파형분석이 가능하다.)이 식은 라플라스 변환과 매우 비슷하다는 특징이 있다.푸리에 변환은 라플라스 변환의 특수한 경우 ... 상 미분 방정식을 푸리에 변환으로 풀 수는 있다.두 변환의 적분 구간이 다른 이유는, 라플라스 변환은 미분 방정식의 풀이 도구로, 초기 조건을 고려하여 시간이 지남에 따른 변화 ... 를 분석하는 미분 방정식을 풀기에 적분 구간이int _{eqalign{0#}} ^{INF } {}이다.반면 푸리에 변환은 전체 시간 범위에서 모든 신호의 주파수 성분을 분석하기 위해

리포트 | 4페이지 | 5,000원 | 등록일 2024.05.21 | 수정일 2024.05.30

다운로드 장바구니
아주대학교 전자회로실험/전회실/ 실험1 부궤환회로 예비보고서

적으로 연산증폭기는 이득을 통해 출력을 증폭시키므로 광범위하게 사용된다. 이는 가감산, 적분, 상수곱하기 등의 연산 기능을 수행할 수 있다는 뜻이기도 하다. 이에 통신 분야의 DAC ... 의 이득에 영향을 미치는 부궤롼 루프의 영향을 이해하는 것으로 추후 연관 과목과 설계에 대한 직관적인 시각을 다질 수 있다.2. 실험 도구 및 소자Wavegen파형을 발생 (설정) 함 ... (Max)3. 실험 이론연산 증폭기 모델이상적인 연산 증폭기 모델연산 증폭기는 부궤환 방법에 따라 가산, 적분 등 특정한 연산 기능을 수행하는 증폭 소자(회로)로, OP 앰프라고

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.08.16

다운로드 장바구니
아주대 전자회로실험 실험3 적분회로 예비보고서

과목명: 전자회로실험교수명:분 반:학 번:성 명:실험3 예비보고서- 적분회로 -1. 실험 목적- 미분기와 적분기의 동작을 이해하고 실험을 통해 확인해본다.2. 실험 기기1 ... 을 가지게되고, 주파수가 공진주파수보다 낮아지면 축전기의 영향으로 미분기로 작동하게 된다.2-1) 적분기다음 회로는 적분기의 회로로 앞의 미분기 회로에서 저항과 축전기의 위치를 서로 ... 바꾸면 미분기의 역회로인 적분기 회로가된다. 적분기 또한 -단자가 Virtual ground 이므로, Virtual ground 중심으로 KCL을 적용하면{V _{"in

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.07.22

다운로드 장바구니
한기대 전기회로시뮬레이션 17기말, 20중간 족보

하여 탭 있는 전파 정류기를 만들 때 사용할 수 입력 전압의 최대치를 실효치로 표시하시오. 단, 입력 변압기의 턴비는 1:1:1이다.6. 다음 각 회로의 미분 적분 회로를 판별 ... 고사 2020. 10. 21* 각 문제 모두 시뮬레이션 시 중간과정의 회로 및 결과 파형을 그리고 계산의 경우 중간과정 및 결과를 적으시오.1. 다음 회로에서 R4(3Ω) 에 흐르

Non-Ai HUMAN
| 시험자료 | 3페이지 | 4,000원 | 등록일 2022.06.18

다운로드 장바구니
판매자 표지

OP-amp를 이용한 voltage follower' 회로 실험 결과 보고서

의 케이스에 넣어 만든다. 초기에는 op-amp가 덧셈, 뺄셈, 적분 및 미분과 같은 수학적 operation을 수행하는데 이용됐는데 여기서 operational amplifer라는 ... n}을 낮은 값에서부터 변화시키며 출력 파형을 측정한다. 출력 주파수를 10kHz로 변경하여 실험을 반복한다4. DC power supply로 Op-Amp의 전원 공급을 +10V ... (7번), -10V(4번)로 변경한 후 과정 4번 실험을 반복한다.5. 측정한V _{i n}과V _{out}의 비를 계산하여 이론적인 증폭률과 비교하고, 출력 파형이 일그러지는 원인

리포트 | 14페이지 | 2,500원 | 등록일 2024.02.01

다운로드 장바구니
[예비보고서] 6.위상제어루프 (PLL)

및 출력 파형의 위상을 비교하여, 위상 차이 파형을 출력한다. 루프 필터는 위상 검출기에서 검출된 신호가 저항과 커패시터로 구성된 Low-Pass Filter를 통과하도록 하 ... 여 직류 전압으로 변환하는 역할을 한다. 가변 발진기는 제어 신호의 크기에 따라 출력주파수가 변하는 전압제어 발진기(VCO) 회로이며, 적분기를 이용한 회로를 이용한다.PLL ... 파형, 이 때 출력 파형은 위상 차이가 없어 0으로 나타난다.Delay가 0.5ms, 즉 위상 차이가 pi/4일 때의 파형, 이 때 출력 파형은 XOR의 출력이므로 gate에 입력

리포트 | 8페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기