"NAND게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리설계 레포트 nand 게이트 비동기식 카운터 Nand gate 회로 분석 clk 래치와 플립플롭

판매자 표지는 다운로드시 포함되지 않습니다.

"NAND게이트" 검색결과 1,481-1,500 / 1,691건

디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

≡ B(A) 드모르간의 제 1정리A A?B ≡ A A'+B'B B(B) 드모르간의 제 2정리NAND Gate의 입력에 NOT를 취하면 OR Gate가 되고,NOR Gate의 입력 ... 어 게이트 수와 입력선 수가 적게 들어 에러 발생 요인을 줄여 신뢰도가 향상될 뿐만 아니라 설계가 간편해지고 비용도 절감할 수 있다는 장점.> 3변수 4변수 진리표 카르노맵 1 ... ? 7408 (4조 2입력 AND Gate)? 7432 (4조 2입력 OR Gate)? 7400 (4조 2입력 NAND Gate)? 7402 (4조 2입력 NOR Gate

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
오실로스코프를 이용하여 555발진 실험

것이 트리거스위프방식이다. 트리거스위프방식은 싱크로스코프라고도 하는데, 톱니파전압발생회로 앞에 게이트신호발생회로를 설치하여 입력신호가 있을 때만 동기펄스(게이트신호)를 발생 ... 과 불규칙한 현상의 관측도 쉽게 할 수 있다. 또 지연회로를 게이트신호발생회로 앞에 설치한 것은 파형의 중간부터 스위프를 시작할 수 있기 때문에 그 부분을 자세히 관측할 수 있다. 또 ... 한 아주 고밀도화시킨 것이다. IC는 특수 용도를 포함하여 방대한 종류가 있다.먼저 SN7400이라는 IC는 2입력의 NAND 회로가 4개 내장되어 있다. 핀(pin) 수는 14핀

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2008.06.06

다운로드 장바구니
디지털 회로 실험 제 7장 입니다.

● 실험 내용 : NAND를 이용한 RS latch 구현*준비물 : LOGIC LAB UNIT, 7400 게이트, 전선*내용 :1. 먼저 7400 칩을 적당한 곳에 꽂는다.2

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2006.10.06

다운로드 장바구니
[논리회로]기본 논리 회로

표 1.1 AND 게이트의 진리표4. NAND 게이트AND 게이트에 Inverter를 결합시킨 회로로서, NOT의 N자와 AND를 합하여 NAND라는 이름을 붙였다. 입력신호중 ... 어느 하나라도 0이 되면 출력값이 1이 되는 논리회로이며, 아래 논리기호와 진리표는 그림 1.4와 표 1.4로 나타내었다. NAND 게이트의 논리식은 다음과 같이 된다.{Y = A ... · B{그리 1.4 NAND 게이트의 기호와 등가회로표 1.4 NAND 게이트의 기호와 등가회로{ABY001011101110TTL IC로 NAND 게이트는 7400형(2입력

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
NFGM(Nano-Floating Gate Memory)기술 및 연구동향

을 update할수있으며, ROM과 EEPROM의 비휘발성을 동시에 갖고 있다.향후 플래시 메모리는 저장 용량의 증가 및 성능의 개선이필수적이다. 기존의 폴리실리콘 부유 게이트 ... gate memory)이라 한다. 본 NFGM 기술소개에서는 NFGM의 특징 및 주요 형성방법, 그리고 메모리를 고집적화 하는데 필요한 소자 구조로서 이중/삼중 게이트 구조 및 ... oxide-nitride-oxide-silicon: 게이트에서 채널 방향으로 본다. 층 구조의 첫 글자를 따서 SONOS라 부름)와 NFGM이 다. 이들의 제작공정은 기존의 플래시 기술

Non-Ai HUMAN
| 리포트 | 7페이지 | 무료 | 등록일 2007.10.08 | 수정일 2018.11.24

다운로드 장바구니
논리회로실험-멀티플렉서와 디멀티플렉서 결과 보고서

하게 NOT게이트과 NAND게이트를 사용하지 않고 74153칩을 이용해 멀티플렉서를 구성함이 좀 더 효율적임을 실험을 통해 알 수 있다. 실제로 예비 스파이스시뮬레이션에서 확인 ... 은 각 AND게이트에 하나씩 연결한다. 또 모든 AND게이트의 출력을OR게이트 입력에 공급하여 하나의 출력선을 만든다.- 멀티플렉서의 크기는 입력선과 출력선의 개수에 의해 결정 ... (DEMUX)는 먹스와 반대의 기능을 하며, 한 개의 입력을 여러 개의 출력 중 하나에 연결하는 회로이다.- 회로의 원리는 먹스와 마찬가지로 입력 D를 어떤 AND 게이트로 선택

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
멀티플렉서, 디멀티플렉서, 디코더 및 인코더 구조

. 즉 NAND 게이트로 작동한다는 것을 확인 할 수 있다. A=, B=와 같고 C0,C1,C2,C3는 입력,,,이고 Y는 출력과 같다.(2)디멀티플렉서(DMUX ... 1. 실험목적(1) 연산 회로의 기본인 멀티플렉서, 디멀티플렉서, 디코더 및 인코더 구조를 이해하고 동작 특성을 확인한다.(2) 기본 게이트들을 사용하여 멀티플렉서 및 디 ... 멀티플렉서를 구성한다.(3) 멀티플렉서 TTL, 인코더 TTL을 사용하여 동작을 확인한다.(4) 기본 게이트들을 사용하여 멀티플렉서를 구성한다.2. 이론(1) 멀티플렉서 (MUX

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2008.04.15

다운로드 장바구니
ASIC(Application Specific Integrated Circuit)

에 제한그 크기가 좌우된다. 반면에 Gate Array의 경우는 기본 논리소자가 NAND와 NOR로 되어 있기 때문에 일반 논리 회로의 경우는 Gate Array의경우가 FPGA ... 면서 PLD업체들이 게이트의 집적도는 높으면서도 값을 내린 제품을 잇따라 선보이면서 그동안 ASIC에 의존해온 통신 및 개인휴대 단말기(PDA)등 시스템 업체들이 PLD쪽으로 급선회하고 있 ... 다.사용자가 직접 프이트들을 연결시켜 사용할 수 있어 일반 ASIC에 비해 출시까지 걸리는 시간이 크게 줄어들고 별도의 제조비도 없다는 장점을 가지고 있다. 특히, PLD는 게이트

Non-Ai HUMAN
| 리포트 | 8페이지 | 무료 | 등록일 2009.07.18 | 수정일 2018.11.24

다운로드 장바구니
[결과]12. Digital 논리회로

시간에 두 개씩 했던 힘들었던 일과가 생각났다. 썼던 레포트를 다시보니 힘들었던 만큼 보람은 있었던 것 같다.이 실험에서는 논리 회로에 쓰이는 NAND 게이트의 특징을 확인할 수 있 ... 12. Digital 논리회로digital 논리회로의 하나의 TTL NAND gate의 동작원리를 알아보고 출력측에 같은 종류의 소자가 몇 개나 부하로 연결될 수 있는지를 나타내 ... 의 편의를 위해서 1.5옴과 2옴짜리 두 개를 사용한 결과 저항의 오차로 인해 정확한 결과가 나오지 않은 것 같다.NAND gate 의 입출력관계-진리표구분Q3의 유무있는 경우 출력

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2006.10.29

다운로드 장바구니
디지털회로 설계의 기초 4장 연습문제 풀이(설계 제외)

000000000001100011001111200100010010300110000110401001001100501010100100601101100000701110001111810000000000910010001100(나) NAND 게이트만으로 구현하시오.a' = f(w,x,y,z) = ∑(1,4 ... )의 경우 Quad 2-Input AND Gate*2 + Quad 2-Input OR Gate*1 = 600원(나)의 경우 3x8복호기*1 + Dual 4-Input NAND Gate ... , ROM으로 Decoder를 구현한 후 NAND를 이용하여 minterm들을 묶어준다.(바) 위의 각 경우에 대해 IC 패키지 수, 비용 등을 비교하시오.4.9 4x1 MUX를 이용

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2007.12.01

다운로드 장바구니
[전자공학] OPAMP를 이용한 입력전압 레벨 분류표시 회로

다. 1을 나타내는 출력변수는 입력선에 적용된 2진수와 동일한 최소항을 나타낸다. 어떤 디코 더는 AND 게이트 대신 NAND게이트를 사용하여 만들어진다. 전형적인 논리군 에서 AND ... 는 NAND와 NOT게이트로 구 현되기 때문에 이것이 더 경제적이다. AND 대신 NAND를 사용함으로써 NOT 게이트의 비용과 지연을 막을 수 있다. 결과적으로 디코더 최소항 ... 을 갖는다. NAND게이트로 구성된 인에이블입력을 갖는 2-to-4라 인 디코더가 그림 10에 나와 있다. 이 회로는 보수화한 출력으로 동작하고 인에 이블입력 E는 NAND게이트 디

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2005.05.22

다운로드 장바구니
부울대수

de(t)Output Y(t)ClockTiming delay deviceY(t-1)3.3 순차 회로(2)플립플롭 기본적인 플립플롭 2개의 NAND게이트 또는 NOR로 구성 NOR ... 는 함수의 값이 0인 최대항을 나타낸다.3.1 부울대수(9)논리회로의 간소화 각 게이트 기호와 사각기호 그리고 진리표 정리0 0 0 1F0 0 0 1 1 0 1 1x y진 리 표F ... .1 부울대수(10)1 1 1 0F0 0 0 1 1 0 1 1x y진 리 표F = x · y대 수 식사각 기호기 호NAND명 칭0 1F0 1x진 리 표F = x대 수 식1사각 기호기

Non-Ai HUMAN
| 리포트 | 53페이지 | 1,500원 | 등록일 2007.03.26

다운로드 장바구니
삼성과 인텔의 CEO 조사및 두 기업 비교

반도체전체7.5%2위Memory전체27.6%1위DRAM27.3%1위SRAM32.4%1위PSRAM20.8%1위Flash Memory전체31.3%1위NAND Flash38.3%1위 ... Road Colorado Springs, CO 80907 USA→ 화성 단지 : 경기도 화성시 반월동 산 16번지- 주요 제품DRAM, NAND Flash, Mobile DRAM ... 에만큼 정확히 알고 있는 기업이다.2. 주요 제품, 주요기술 및 특허① 하프늄 기반 인텔 ® 45nm 공정 기술⇒ 하프늄 기반 회로, 새로운 인텔® 45nm Hi-k 메탈 게이트

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2008.12.25

다운로드 장바구니
[공학기술]CMOS VLSI 설계의 원리(H.E.Weste)

로 구성 에지자극 레지스터: 정방향+역방향 레벨센시티브 래치의 결합5. CMOS 회로와 논리설계RS래치 :교차 결합된 NAND(혹은NOR) 게이트로 구성 T 레지스터 : JK 레지스터 ... )5. CMOS 회로와 논리설계5.6.4 입력패드 입력패드는 외부와 연결이 되므로 게이트가 CMOS공정에서 허용하는 동작영역을 초과하는 전압을 받음 산화막이 파괴되거나 구멍이 나 ... 위해서 사용V = 게이트전압 I = 충전전류 Δt = 게이트를 충전하는데 걸리는 시간 Cg = 게이트 캐패시턴스5. CMOS 회로와 논리설계5. CMOS 회로와 논리설계5.6.5

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2007.04.02

다운로드 장바구니
[전기회로실험]쌍안정멀티바이브레이터

NOR 게이트를 사용하여 구성 할 수도 있고,그림 2와 같이 NAND 게이트를 사용하여 구성할 수도 있다. 그림 1과 그림 2의 빨간 색 선을보면 알 수 있듯이 각 게이트의 출력 ... NAND 게이트를 사용하여 구성한 래치의 진리표와 그림을 알아보면 아래와 같다.입력출력SRQ00사용금지01110011Q(변화 없음)(나)플립플롭플립플럽을 설명하기 전에 먼저 순차 ... 는 소자가 있다. 플립플롭은 1비트의 정보를 저장할 수있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다양하게 구성할 수 있다.래치는 기본적인 플립플롭을 말하며 그림 1과 같이

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2005.11.28

다운로드 장바구니
Ch8. 멀티플랙서와 디멀티플랙서<디지털회로실험//경희대학교>

NAND Gate) 3개- 두개의 4입력 게이트는 각각 독립적으로 동작한다. 각 게이트에 있어서 입력중 하나라도‘0’상태이면 출력은‘1’상태가 되고 입력이 모두‘1’상태이면 출력 ... 의 멀티플렉서로의 전용- 멀티플렉서 AND 게이트들과 인버터들은 디코더 회로와 비슷하며, 실제로 입력 선택선들을 해독한다.일반적으로 n× 2n 디코더에서 각 디코더의 AND 게이트 ... 에 1개의 입력을 추가하여 전체적으로 디코더에 2n개의 입력선을 덧붙이고, 또 모든 AND 게이트들의 출력들을 1개의 OR 게이트입력에 적용하면 n× 2n 디코더는 2n× 1

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
[디지털 논리회로 설계] 플립플롭 및 래치

하며, 그림 7-1과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림 7-2와 같이 NAND 게이트를 사용하여 구성할 수도 있다. 그림에서 각 게이트의 출력이 다른 게이트의 입력 ... 어 그림 7-1(a)에 나타낸 래치 회로의 상태가 0이라고 하면 이는 Q=0(Q'=1)임을 말한다.그림 7-1. NOR 게이트로 구성된 래치 회로 및 타이밍도그림 7-2. NAND ... 게이트로 구성된 래치 회로 및 타이밍도그림 7-2의 NAND 게이트로 구성된 래치 회로에 대한 동작을 분석하는 것은 그림 7-1의 NOR 게이트로 구성된 래치 회로의 동작 분석 과정

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
[전기전자기초실험]플립플롭과 카운터 설계 결과보고서

플롭이라고 도 한다? D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것? 양쪽의 NAND 게이트에는 항상 상반되는 입력이 들어온다.? RS ... 되어 있다.? 슬레이브쪽에는 NOT 게이트가 한개 삽입되어 있다.? 클럭펄스가 1로 될 때는 마스터를 동작시키고 , 0으로 될 때는 슬레이브를 동작한다.? 클럭펄스가 1로 될 때

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2007.06.15

다운로드 장바구니
논리회로 실험 결과 - 64-bit IC RAM-type 7489 , 2-bit RAM

》①회로구성회로 구성을 살펴 본다면, 첫째 단은 NAND게이트를 이용하여 래치를 구성하였고, 두 번 째 단은 7403을 연결하였다. 7403은 오픈컬렉터이므로 출력마다 저항을 연결해 주 ... 수 있었다.이로써 래치와 NAND게이트만을 이용하여 2-bit RAM을 구성하여 실험해 보았다. 첫 번째 실험에서 A part에서 래치가 안 되었던 점을 빼면 이론상의 결과를 얻

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2007.11.13

다운로드 장바구니
[디지탈공공학]BJT Technologies

으로 떨어진다.따라서 NAND 게이트와 일치하게 된다.{{DTL은 다음 그림의 기본형태에서 보는 바와 같이 wired-AND의 기능을 수행하는 부분과, 이 논리 결과를 재생하고 증폭 ... Injection Logic)1. 서론가장 보편적인 디지털 직접회로 논리군의 내부 회로를 설명하고 그 동작 및 특성을 분석정리 해 본다. 각 논리군에서의 공통게이트의 전자회로는 전자회로의 이론 ... (AND, OR, NOT, NAND, NOR, XOR, XNOR)을 사용하여 해석된다.2. 본론1) RTL (Resistor-Transistor Logic)RTL은 저항과 트랜지스터

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2006.04.14

다운로드 장바구니

이전10개 70 71 72 73 747576 77 78 79 다음10개

파워링크

신청하기