"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,361-1,380 / 4,684건

판매자 표지

광주과학기술원(GIST) 지스트 인공지능대학원 자기소개서 연구계획서

, 고급디스플레이공학, 전자에너지변환공학, 의용전자공학, 나노소자공학, 컴퓨터비전, 디지털제어, 전력전자시스템해석, 제어네트워크, 로봇공학, 기초회로, 전자회로, 전자회로실험, 반도체 ... 공학, 회로이론1, 전자재료, 집적회로, 배전자동화설계, 컴퓨터네트워크개론, 자료구조, 정보통신공학 등의 수업을 들었습니다.전자, 컴퓨터, 전기 쪽 다양한 수업을 들었습니다. 제 ... 가 전기전자공학을 전공해본 소감을 밝히면 전산 쪽 프로그래밍을 한다전지, 전자전기 실험 쪽을 한다던지 이론 공부를 한다던지 대부분 저에게 아주 잘맞았고 스스로 전공적합도가 높

자기소개서 | 2페이지 | 3,800원 | 등록일 2023.06.30

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험1 아두이노 복습 예비보고서

교류및전자회로실험예비레포트담당교수 :학과 :학번 :이름 :목차실험 명2실험 개요2이론 조사2실험 기기4예비보고서 문제풀이6실험 순서8참고 문헌12실험명실험 1. 아두이노 복습실험 ... 개요실험은 2-1 학기 ‘전기및디지털회로실험’에 이어서 진행하는 것으로, 효과적인 실험 진행을 위해 아두이노 활용에 핵심적인 내용을 먼저 복습한다이론조사-마이크로 컨트롤러 유닛 ... 의 정보를 수집한 후 그 정보들을 토대로 다음 회로의 저항 값(또는 값의 범위)를 정하고 그 이유를 논리적으로 설명하시오. (그림의 저항값은 무시): 데이터 핀 하나에서 공급할 수 있

리포트 | 12페이지 | 1,000원 | 등록일 2024.06.22

다운로드 장바구니
전기및디지털회로실험 실험 7. 디코더와 인코더 예비보고서

전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명 실험 개요 이론 조사 실험 기기 예비보고서 문제풀이 실험 순서 실험명 실험 7. 디코더와 인코 ... /entry.naver?docId=1149956&cid=40942&categoryId=32372 -BCD 코드 조합논리회로의 설계절차를 다시 요약하면 다음과 같다. 다. 가능한 코드 ... 한다. 7을 입력하면 2²와 2¹와 20 등 3군데에 출력이 나온다. 다이오드메트릭스게이트나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신

리포트 | 11페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
비선형 패턴 분류를 위한 FPGA를 이용한신경회로망 시스템 구현 (Implementation of a Feed-Forward Neural Network on an FPGA Chip for Classification of Nonlinear Patterns)

에 가중치 값들을 저장하여 사용한다. 예로서, AND와 XOR 논리의 패턴 구분이 수행된다. 실험결과를 통해 FPGA에 구현된 신경회로망이 잘 작동하는 것을 검증하였다. In ... 본 논문에서는 비선형 패턴 분류를 위해 FPGA 칩에 신경회로망을 구현하였다. 병렬처리 연산을 위해 순방향 신경회로망이 구현 되었다. 신경망의 학습을 off-line으로 한 다음

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

로부터의 자리올림 Cin을 더해 합 S와 윗자리로의 자리올림 Cout를 출력하는 조합회로이다.전가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로이다. 전가산기 ... 해 시뮬레이션을 돌리면 다음과 같은 파형이 출력된다.Ⅳ 고찰이번 설계를 통해 전가산기는 컴퓨터 내에서 2진 숫자를 덧셈하기 위한 논리 회로의 하나로서 온 덧셈기라고도 하며, 3개 ... 디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC

리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

- assign문을 이용하여 net형 객체에 값을 할당- 우변의 값에 변화(event)가 발생했을 때 좌변의 객체에 값의 할당이 일어남- 단순한 논리 표현을 이용한 조합논리회로 모델링 ... ensitivity_list(감지신호목록)- 조합논리회로 모델링① always 구문으로 모델링되는 회로의 입력 신호가 모두 나열되어야 함② 일부 신호가 감지신호목록에서 빠지면, 합성 이전 ... Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

SK하이닉스 회로설계직 합격자소서

한 학생이었습니다. 하지만 무식한 만큼 하고 싶은 일들도 마음껏 할 수 있었습니다. 디지털 회로 실험 프로젝트로 논리게이트나 verilog를 이용하는 프로젝트에서 논리게이트를 이용 ... 1.대학 및 대학원 시절 [1000자 이내]처음 회로이론이라는 과목을 접했을 때, 한 문제를 풀기 위해 온종일 문제와 싸우기도 하고, 여러 가지 회로 해석방법을 익히기 위해 한 ... 하고, 성장해 나갈 것입니다.2.SK하이닉스 및 해당분야 지원동기 [1000자 이내]설계 엔지니어를 제 꿈으로 갖게 한 계기는 전자회로1 설계프로젝트였습니다. 프로젝트 주제는 필터 설계였

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.11.19

다운로드 장바구니
연세대학교 공과대학 컴퓨터과학과 편입학 학업계획서

는 인공지능과 빅데이터 분야에도 많은 관심을 가지고 있습니다. 이뿐만 아니라 정보공학, 정보관리, 정보처리, 컴퓨터교육, 컴퓨터통계, 논리회로설계, 소프트웨어공학, 반도체공학 ... 시스템, PC설계, 디지털논리회로연습, 운영체제, 컴퓨터아키텍쳐 등의 전공과목을 수강한 바 있습니다. 통계학을 복수전공했기 때문에 컴퓨터공학 단일전공자에 비해 적은 전공과목을 듣 ... 는 컴퓨터프로그래밍, IT기술개론, 공학설계1,2, 공학수학1,2, 공학화학및실험1,2, 공학물리학및실험1,2, 공학생물학및실험1,2, 객체지향프로그래밍, 확률통계, 자료구조, 컴퓨터

자기소개서 | 2페이지 | 3,800원 | 등록일 2021.01.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

가. 실험목표1)Xilinx를 활용하여 간단한 논리 게이트를 설계하고, 이들을 이용하여 Instance Symbol 기능을 활용하여 복잡한 회로를 설계한다.2)Isim을 활용 ... 하여 설계한 게이트 및 회로의 동작을 Simulation하고 이론과 비교 및 확인한다.나.이론적배경1)OR gate는 두 입력이 모두 0일 때만 출력이 0이고, 나머지 경우엔 출력 ... 이 1인 논리 게이트이다. XOR gate는 두 입력이 서로 다를 때 출력이 1이고, 두 입력이 같을 때는 출력이 0인 논리 게이트이다.2)Half Adder는 XOR gate

리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
12주차-실험23 결과 - ADDA 변환기

2015년도 제2학기기초회로실험Ⅱ기초회로실험Ⅱ실험23. AD/DA 변환기담당교수 : 교수님학 부 : 전자공학부학 번 :이 름 :실 험 조 :제 출 일 : 2015. 11. 25 ... 실험제목 : AD/DA 변환기실험(4) 의 회로를 연결하시오.V0~V3을 이진입력으로 조합하여 ·16가지 경우에 대하여 각각 출력 전압 Vout를 측정하라. (R=1kΩ, RL=5k ... 입니다.측정 값 일부의 사진만 찍어서 첨부하였습니다.비고 및 고찰이번 실험은 D/A 변환기의 궤환을 이용한 계수 비교형 A/D 변환방법에 대해 이해하고, 2진 하중 저항회로를 이용

리포트 | 4페이지 | 1,500원 | 등록일 2020.10.02

다운로드 장바구니
[부산대 이학전자 A+] OP amp_2

1. 실험 목적OP amp를 응용하여, Difference Amplifier, Summing Amplifier, 미분기, 적분기 회로를 구성해보고, 각 회로의 특성과 성질을 이해 ... 한다.2. 실험 이론1) Difference Amplifier차동증폭기(Differential Amplifierlifier)는 두 입력 신호의 전압차를 증폭하는 회로로써 연산증폭기 ... 나, Emitter coupled 논리 게이트의 입력단에 자주 쓰인다. 각 입력단자의 전압을 V_(i n)^( +)와 V_(i n)^( -)으로 나타내면, 출력단자의 전압 V

리포트 | 24페이지 | 2,000원 | 등록일 2021.03.03 | 수정일 2021.03.13

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 결과레포트

하여 오류가 생기는 경우보다, 회로가 정상 작동 후에 초기화되지 않는 경우가 더 많이 발생할 것으로 보이기 때문이다.4. 고찰1) D 래치 및 D 플립-플롭실험에서 구성한 회로는 D ... D 래치 및 D 플립-플롭, J-K 플립-플롭결과레포트1. 실험 제목1) D 래치 및 D 플립-플롭2) J-K 플립-플롭2. 실험 결과1) D 래치 및 D 플립-플롭(1) 입력 ... 은 PRE나 CLR과 같이 클럭의 상태와 관계없이 즉시 입력을 출력에 반영한다. 예로, D 플립플롭에서 CLR에 1의 논리 상태가 주어지게 되면, 클럭의 에지와 상관없이 바로

리포트 | 4페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
전자전기컴퓨터공학과 대학원 학업계획서 성균관대

과정 동안 다양한 전자공학 및 컴퓨터공학 관련 과목을 수강하면서 복잡한 시스템의 내부 구조와 동작 원리에 대한 흥미를 갖게 되었습니다. 디지털 논리회로 수업에서는 기본 게이트의 조합 ... 보다 그 기초 원리와 구조적 동작을 이해하고자 했고, 그것이 발전된 형태로 구현되기까지의 과정을 하나하나 분석하고 설계하는 것에 학문적 흥미를 느껴왔습니다.특히나 저는 이론과 실험 ... 없이는 의미가 반감될 수밖에 없습니다. 따라서 저는 학문적으로 이론과 실험, 하드웨어와 소프트웨어가 긴밀하게 연결된 구조 속에서 사고하고 문제를 해결하는 융합적 역량을 갖춘 연구자

자기소개서 | 4페이지 | 4,900원 | 등록일 2025.06.14

다운로드 장바구니
서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

. Introduction (실험에 대한 소개)가. Purpose of this LabLab-03에서 Verilog HDL 언어를 이용하여 디지털 회로를 디자인하기에 앞서 ... (Field Programmable Gate Array) Hyperlink \l "주석5" [5]FPGA는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이 ... 와 동일한 일을 할 수 있다고 한다. 따라서, System gate가 의미하는 것이 최대 논리 게이트 수와 동일하다 생각이 들기도 한다.이에 대한 확실한 정보는 실험 시간에 질문

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24

다운로드 장바구니
충북대학교 전자공학부 기초회로실험II 예비보고서 실험 15. 플립플롭의 기능

예비보고서실험 15. 플립플롭의 기능과목명기초회로실험 II학과전자공학과1. 목적(1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.(2) D, JK ... 이다. 입력은 출력을 set논리(‘1’ 상태)시키는 기능과 reset 논리(‘0’상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS Flip-Flop은 RS latch회로 ... 은 delay차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력이 변화하도록 되어 있다.은 부(negative) edge-triggered D Flip Flop

리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

할지도 모른다. 일반적으로 모든 라우팅 채널은 동일한 (전선수) 폭을 가지고 있다.응용회로는 적합한 자원을 가지는 FPGA를 반드시 매핑해야한다.일반적인 FPGA의 논리 블록은 아래 ... 예비 레포트- 실험날짜 : 2018년 11월 27일- 실험주제 : FPGA구조와 ASIC 설계 방법- 예비이론• FPGA & ASIC 정의FPGA(Field ... Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산

리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 10주차 예비보고서 A+

디지털 논리실험 및 설계 10주차 예비보고서1. 실험 준비1.1 비동기식 카운터와 동기식 카운터의 작동 원리와 차이점에 대하여 서술하시오.카운터란 일정한 state가 반복 ... 되어 숫자를 세는 기능을 할 수 있는 회로이다. 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동 ... 한다. 따라서 동기식 카운터에 비해 회로는 간단하지만 delay가 커진다는 단점이 있다.위의 비동기식 카운터를 보면 n-1번째 Flip-flop의 출력이 n번째 Flip-flop

리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
판매자 표지

연세대학교 일반대학원 시스템반도체공학과 학업계획서

1. 자기소개저는 OO대학교 반도체공학과를 졸업하였습니다. 저는 OO대학교 반도체공학과에 재학을 하면서 논리회로실험1,2, 컴퓨터프로그래밍기초, 반도체개론, 회로이론1,2 ... , 반도체소자공학1,2, 논리회로1,2, 센서응용공학, 전자회로1,2, 반도체공정1,2, CMOS소자및신뢰성측정, 박막공학, IoT센서, 반도체측정, FullCustom레이아웃, TCAD ... 는 이유는 자대 대학원 진학의 선택지가 가장 쉬웠지만 OO대보다 더 우수한 대학원에 들어가는 것이 저에게 좋을 것이라고 생각했기 때문입니다. 학부에서 경험한 바로도 실험 OO

자기소개서 | 2페이지 | 3,800원 | 등록일 2024.01.27

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 전압제어 발진기 (7주차)

아날로그 및 디지털 회로설계실습7주차 전압 제어 발진기 과제1.영상 속 실험 결과에 따르면 Vc = 0.5V~2V인 구간에서는 주파수의 크기가 선형적인 특성을 가지고 증가 ... 는 회로이다. 전기적 자극(Trigger)에 의해 하나의 안정상태에서 또 다른 안정상태로 변하는 회로이다. 2안정회로라고도 하며 기억, 계수 등 논리조작을 하는 기본회로로도 사용 ... 된다.쌍안정회로 중 1비트 저장소자는 래치(latch)와 플립플롭(flip-flop) 2가지가 있다.래치는 입력 정보가 입력되면 다음 클록의 펄스까지 그 이후의 입력에 관계없이 출력

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
인하대 전자회로실험1 GPIO

.}//loop안이므로 이과정이 다시 초기부터 반복된다.고찰 및 실험 평가(위는 각각 1, 2번 실험의 코드가 정확함을 눈으로 확인시켜주는 회로동작이다.)이번 실험에서는 LED ... 는 digital pin의 개수인것같다. 1번회로는 사진에서 보다시피 digital pin의 개수가 한 개다. 1번 실험에서는 Breadboard에서 가로선끼리의 모든 구멍이 연결되어있 ... 와 delay함수를 통해 문제를 쉽게 구현할 수 있었다. 그러나, 2번째 실험은 세가지 LED의 동작이 시간에따라 다르기 때문에 digital pin의 개수를 3개사용해야함을 논리

리포트 | 5페이지 | 3,000원 | 등록일 2020.07.07

다운로드 장바구니

이전10개 64 65 66 67 686970 71 72 73 다음10개

파워링크

신청하기