"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 1,241-1,260 / 15,374건

6주차 결과 - 반가산기와 전가산기

실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT ... 하였습니다. 반감산기의 회로는 반가산기의 회로와 비슷했는데 다른 점은 AND 게이트와 XOR 게이트의 위치가 바뀌고, 위에 위치한 게이트 즉 반가산기에서는 XOR 게이트, 반감산기에서는 AND ... 기초회로실험1제출:2015.04.136주차실험제목 : 반가산기와 전가산기실험(1) 다음 회로를 구성하고 진리표를 작성하라.S:0: 0.608 mVC:0: 0.18853 VS:1

리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

다운로드 장바구니
서울시립대 전전설3 5주차 예비 보고서

A. 예비 보고서1) Finite open-loop gain and bandwidtha) Texas Instruments에서 제공하는 uA741의 datasheet에서 open ... -loop GB의 typical value를 찾아서 캡쳐하세요.b) R1 = 10 kΩ로 하여 Fig. 2(b)의 inverting amplifier 회로를 LTspice 상 ... 회로의 closed-loop gain Vout(jω)/Vin(jω)의 frequency response를 하나의 그래프에 그리세요.f) II장의 내용을 참고하여 e)에서 다룬

시험자료 | 12페이지 | 1,500원 | 등록일 2024.07.15

다운로드 장바구니
[경영학과] 2024년 2학기 IT와경영정보시스템 출석수업대체시험 핵심체크

이후 복잡한 장비가 전자기판 위에서 크기를 점점 줄여 나갔으며, 회로도 점점 더 작게 만들어졌음 3) 현대식 컴퓨터의 공헌자① 기계식으로 계산하는 기기를 만들고자 했던 많 ... 기반구조도 점차 확산되고 있음 2. 컴퓨터의 세대별 구분1) 1세대 ① 초기 전자식 컴퓨터는 진공관을 사용해서 회로를 구성하는 방식을 말함② 주기억장치로 자기드럼이라고 불리 ... 는 장비를 사용했으며, 반도체 소자에 비해 효율이 굉장히 낮은 방식임③ 입‧출력 장치나 보조기억장치로는 천공카드를 사용함 - 중략 -

방송통신대 | 35페이지 | 10,000원 | 등록일 2024.10.23

다운로드 장바구니
저 전력 휴대용 디스플레이를 위한 패널 일체형 광 센서 시스템 (Monolithic Ambient-Light Sensor System on a Display Panel for Low Power Mobile Display)

를 이용하여 패널에 광 센서와 신호취득 회로를 집적하고자 했다. 주변 밝기를 감지하는 광 센서의 패널 간 편차를 별도의 공정 설비 없이 신뢰성 있게 보정할 수 있도록, 새로운 보정 ... 방식을 제안하였다. 이와 더불어 최종 데이터를 디지털화하기 위한 아날로그-디지털 변환기를 포함한 신호취득 회로를 제안하고 검증하였다. 제안하는 회로는 집적하기에 적합하도록 간단 ... 한 구동 신호로 동작되며, 인식 가능한 입력 밝기는 10에서 10,000 lux까지이다. 제안하는 신호취득 회로의 신호취득 주파수는 100Hz이며, 20 개의 출력 레벨에 대한 최대

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
아날로그및디지털회로설계실습 예비보고서9 4비트가산기

리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다.(D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다. ... 아날로그 및 디지털 회로설계 실습예비보고서(설계실습 9. 4-bit Adder 회로 설계)9-1. 실습목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로

리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

다운로드 장바구니
기관실 시뮬레이터 제작을 위한 3상유도전동기의 실용적 모델링 설계 (A practical modelling design of 3 phase induction motors for configuring engine room simulators)

, 2차 측 파라미터로구분하는 기존의 등가회로 방식들은 복잡한 실험을 거치거나 상세 기술 자료가 확보되지 않고는 현장 전동기에 대한 회로에서의 파라미터 값들을 확정하지 못한다는 점 ... 등가회로를 제시하였으며 이로부터 정격제원에 의해 회로정수가 결정되기까지의 조건과 과정 및 관련 식들을 해석하였다. 또한 실제 전동기에 이를 적용하여 얻어지는 특성곡선들을 통해 ... parameters give much drawbacks and difficulties when making engine room simulators due to computation

논문 | 7페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
65 nm CMOS 공정을 이용한 저면적 30～46 GHz 광대역 증폭기 (30～46 GHz Wideband Amplifier Using 65 nm CMOS)

본 논문에서는 칩 면적을 최소화한 65 nm CMOS 기반 30～46 GHz 대역 광대역 증폭기 회로의 설계 및 측정결과에대하여 기술하였다. 전체 증폭기의 칩 면적을 줄이기 위해 ... 결합 인덕터를 이용한 임피던스 정합회로를 사용하였다. 제작된 광대역 증폭기 회로는 9.3 dB 최대 이득, 16 GHz의 3 dB 대역폭 및 42 % 비대역폭 등의 측정 결과 ... GHz of 3 dB bandwidth, and 42 % fractional bandwidth. The measured input and output return losses

논문 | 4페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
[2024/A+]서울시립대_전전설3_실험12_예비

전압은 입력 전압과 동일하게 유지된다.실험 장비 및 실험 방법 (Materials & Methods)실험 순서실험 1실험 1-1위의 회로 설계PSpice를 통해 트랜지스터에 흐르 ... follow circuit 회로설계동작 검증배경이론실험 이론BJTBJT는 Bipolar Junction Transistor의 약자로, 전자(electron)와 정공(hole)이라는 두 ... 은 에미터에서 베이스로, 그리고 컬렉터로 이동하며, 이 과정에서 전자도 중요한 역할을 한다.Voltage follower circuit전압을 따라가는 회로를 말한다. 입력 전압

리포트 | 10페이지 | 1,500원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

충북대학교 일반물리학실험2 키르히호프의 법칙 결과보고서

- 이 회로에서 R _{1} ,R _{3}은 병렬로 연결되어 있고, R _{2}는 직렬로 연결되어 있다. 따라서, 전체 저항은 R _{total} `=( {1} over {R _{1 ... 다. [그림 4] - 전체 회로에서의 전압과 전류를 측정한 것이다. R _{1} [ ohm ]R _{2} [ ohm ]측정한 R _{3} [ ohm ]R _{x} [ ohm ]측정한 R ... 로 구한 전압값. [그림 2] - 전압 센서가 0에 가까워 졌을 때, 측정한 의 값 결론 √ 멀티미터로 저항을 측정할 때, 저항체를 회로에 연결한 상태에서 저항값을 측정하면 올바른 값

리포트 | 12페이지 | 2,000원 | 등록일 2025.03.09

다운로드 장바구니
서울시립대학교 전전설3 12주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 73. Conclusion & Discussion (결론 및 토의) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8가. Summarize experiment ... contents & Studies from this Lab ‥‥‥‥‥‥‥ 84. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 81 ... . Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 BJT을 활용한 voltage follower 회로를 알아본다.나. Essential

리포트 | 8페이지 | 2,500원 | 등록일 2021.03.20 | 수정일 2021.03.24

다운로드 장바구니
판매자 표지

기초실험 7segment 결과보고서

7 Segment & Counter 결과 보고서실험 목적BDC -to-7 Segment Decoder와 7 Segment LED를 연결한다. Decoder에 0000부터 1111 ... 까지 차례대로 Binary Code를 입력하고 실험을 통해 7 Segment LED 발광 상태를 확인한다. 실험을 수행할 회로도를 그리고 실험 결과를 바탕으로 7 Segment ... 하고, Timing Diagram 확인한다. Lab1에서 구현한 7 Segment 회로와 Decade Counter를 이용하여 출력되는 LED의 숫자가 0부터 9까지 1초마다 점차 커지

리포트 | 26페이지 | 2,000원 | 등록일 2022.04.23

다운로드 장바구니
전기안전공사 면접대비 2021 현직자 최고급자료<극비> 최신ver

다 라는 것을 증명하는 법칙입니다. ● 테브난 정리테브난 정리는 각 저항의 등가저항이 전압원과 직렬이 되게하여 회로를 해석하는 방식입니다. Ⅵ. 인성&PT 면접기출 질문 – 인성 ... Ⅴ. 전공 면접 기출 질문 – 전공 면접기출 (2016~2020상반기)● 중첩의 원리여러 개의 전원이 존재하는 회로의 해석에 유용하게 사용할 수 있는 원리이며, 전압원은 단락 ... , 전류원은 개방시킨 후 회로를 해석하고, 그 이후 각 결과를 더해 회로를 해석하는 원리입니다. ● 키르히호프 법칙키르히호프 법칙은 제 1법칙과 제 2법칙이 있습니다. 제 1법칙

자기소개서 | 20페이지 | 50,000원 | 등록일 2021.03.11 | 수정일 2021.03.18

다운로드 장바구니
판매자 표지

A+ 2021 중앙대학교 전기회로설계실습 결과보고서 04 Thevenin등가회로 설계

설계실습 4. Thevenin등가회로 설계1. 서론Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. 설계실습 결과2.0 실험에서 사용한 저항 ... .259-1.2422.1(원본 회로 측정) 그림 1과 같이 회로를 구성하고 RL에 걸리는 전압을 측정하라. 이것으로부터 RL을 통해 흐르는 전류를 계산하라. 전압, 전류를 기록하라. 3 ... 모두 약 ?0.06[%] 정도로 아주 작은 오차율을 갖는 것을 확인할 수 있다.그 외에도 DC power supply에서 공급되는 전압의 오차, 브레드보드와 회로 도선의 저항이 작

리포트 | 9페이지 | 1,000원 | 등록일 2022.09.01

다운로드 장바구니
논리회로설계 실험 기본게이트 설계

과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 성능이나 정확한 타이밍의 예측이 필요로 하는 곳에 적합한 구조이다. 그러므로 단순히 신속한 처리가 요구되는 어드레스 디코더 혹은 시퀀스 회로 등의 유리하여 사용된다.2) FPGA

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
아날로그 및 디지털회로설계실습/ 7. 논리함수와게이트 / 결과보고서 / 성적인증포함 / 해당학기 전체 성적인증포함

V, Low(0)신호의 최소값은 0.02 V를 나타냈다. 그리고 NAND gate만을 이용한 AND, OR, NOT 게이트의 등가회로를 구성하고 같은 과정을 반복하였다. High ... 었던 만족스러운 실습을 했다. 01. 서론 설계실습계획에서, NAND, NOR, XOR 게이트를 |AND OR NOT} set으로 구현할 수 있음을 등가 회로 구성을 통해 확인 ... 하였다. 그리고 AND와 OR게이트의 입출력 시간 딜레이를 측정할 수 있는 방법에 대하여 설계했는데, 여러 개의 AND 혹은 OR게이트를 직렬로 연결시킨 후, 구형파를 입력하여 오실로스코프로 전체 회로의 입출력 파형을 분석하는 방법을 생각해보았다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 예비보고서

도 ‘0’ 또는 ‘1’ 만을 가질 수 있다. 조합논리회로는 입력의 조합에 따라서 출력이 결정되는 회로이다. 조합논리회로를 설계하려면 설계하려는 회로의 기능을 입력과 출력 ... 으로 간략화 된 기능을 소자를 사용하여 구현한다. 간단한 기능을 갖는 회로를 예로 들어 설계과정을 살펴보자.입력: A, B, C출력: Y기능: A, B, C가 모두 ‘1’일 때 출력 ... 하는 방법 등이 있다.1) Minterm과 Maxterm⦁ Minterm : 각 변수를 AND로 결합하여 결과가 ‘1’이 되게 함⦁ Maxterm : 각

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[논리회로실험] 실험1. Basic Gates 결과보고서

및 결과* 실험 1-1 : 3-input AND, OR gate1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.- 다이오드의 발광여부를 통해 ... 을 통해 직접 확인해보는 시간을 가졌다. 더 나아가 기본적인 AND, OR gate에 그치지 않고 NAND, NOR, NOT gate가 혼합된 회로도 설계해 본 후 결과를 예상, 확인 ... 할 수 있었다.실험 2의 경우에는 input 값이 2개 output 값이 3개로 조금 다른 회로를 설계하고 확인해보는 실험이었다. 사용된 IC는 NOT, AND, OR 이었고 이

리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

다운로드 장바구니
전류 모드 다치 논리 CMOS 회로를 이용한 전가산기 설계 (Design of a Full-Adder Using Current-Mode Multiple-Valued Logic CMOS Circuits)

본 논문에서는 전류 모드 다치 논리 CMOS 회로를 이용하여 4치-2치 논리 복호기, 4치 논리 전류 버퍼, 4치 논리 전가산기를 제안하였다. 제안한 전가산기는 15개 ... 가 감소되었다. 본 논문의 회로들은 HSPICE를 사용하여 시뮬레이션 하였고 그 결과를 통하여 각각의 회로들이 정확하게 동작함을 확인하였다. 시뮬레이션 결과, 제안한 전가산기는 1.5 ... 다. This paper presents a quaternary-binary decoder, a quaternary logic current buffer, and a

논문 | 7페이지 | 무료 | 등록일 2025.06.26 | 수정일 2025.07.04

다운로드
홍익대학교 전전 실험1 기본논리게이트 결과보고서

실험1 기본논리게이트 결과보고서실험 제목 : 기본논리게이트목적 : 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하 ... 여 살펴본다.결과(1) 2입력 AND, OR, NAND, NOR, XOR 게이트AND OR NAND NOR XOR논리게이트 진리표 (단위: V)입력ANDORNANDNORXORAB전압논리전압 ... 논리전압논리전압논리전압논리00*************0011011111000(2) NAND 및 NOR 게이트의 응용 (단위: V)입력출력AB회록(f)회로(g)전압논리전압논리

리포트 | 2페이지 | 1,000원 | 등록일 2020.12.25 | 수정일 2021.03.05

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습7(논리함수와 게이트) 결과보고서

설계실습 7. 논리함수와 게이트요약 : 이번 실험은 논리 게이트 소자를 가지고 다른 논리 게이트 회로를 구성하고 값을 관찰하고 비교하는 실험이다. 먼저 AND, OR, NOT ... %의 오차를 보였다.(B) NAND 게이트만 사용하여 AND, OR, NOT 게이트의 등가회로를 구성한다. NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성 ... .01%의 오차를 보였다.7-5. 검토사항7-5-1 본 실험실습에서 무엇을 하였으며 그 결과는 어떤가?이번 실험에서는 AND, OR, NOT 소자를 이용하여 NAND, NOR 회로

리포트 | 8페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니

이전10개 58 59 60 61 626364 65 66 67 다음10개

파워링크

신청하기