"출력 전압"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 실험 전기회로설계실습 전자회로설계실습 atmega128 전기회로 아날로그 결과보고서 적분기 미분기 rlc 직렬공진 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"출력 전압" 검색결과 1,061-1,080 / 24,143건

서강대학교 21년도 기초전자공학실험 10주차(A+자료) - 설계 2. LED 경광등 설계

2 – 7.5V 이상의 전압을 입력하자, LED가 ON 된 모습표 2-1. 1단 비교기“-”입력단자 전압“+”입력단자 전압출력단자 전압7.5V1V1.913V1.915V1.927V1 ... .9110V13.7712V13.78-출력 단자 전압은 출력 단자 쪽 저항과 그라운드 사이의 전압 차이를 측정해서 기입했다.가변 저항기를 조절해가며, 입력 전압을 맞추었고, 그 상태 ... 에서 출력 전압을 측정했다.1) 표2-1에 해당하는 그래프 SEQ 그림 \* alphabetic b – 표2-2 의 1단 비교기 회로표 2-2. 1단 비교기“+”입력단자 전압“

리포트 | 13페이지 | 2,000원 | 등록일 2021.06.30 | 수정일 2022.09.23

다운로드 장바구니
전자회로2 보고서 - 6. Differential Amplifier Experiment

Amplifier : Single Ended mode)전원전압에서 구한 교류이미터저항(r'e)을 구하면 다음과 같다.입출력 전압은 다음과 같다.차동증폭기에서 입력은 베이스 이 ... 며 바라보았을 때 교류 이미터 저항(r'e) 는 직렬로 2개 연결되어 있으며 출력은 콜렉터 이므로 전압이득(Av)는 다음과 같다.트랜지스터(Q1)의 출력전압은 반전되므로 '-' 를 넣어주 ... 며 트랜지스터(Q2)는 비반전된 출력파형을 볼 수 있다.따라서 최대 및 최소 출력전압은 다음과 같다.부하저항 1k옴회로입력부하저항 1k옴출력결과시뮬레이션 값Av = Vo/Vi

리포트 | 44페이지 | 2,500원 | 등록일 2021.09.23

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 09-10. 중첩의 원리 & 테브낭, 노튼 정리 결과보고서

을 제대로 설정했음에도 전원이 인가되지 않아 교수님께 물어보았고, 출력 전류를 3A로 설정하라고 해주셨다. 지금 생각하니, 출력 전류가 없다면 당연히 전압이 인가될 수 없는 것인데. 기계를 다룰 땐 당황했었던 것 같다. ... I. 실험 의의(1) 양단에 두 전압원을 가진 회로에서 각각의 전압원을 하나씩 제거한 후 실험을 해 값을 구하고 두 전원을 모두 연결했을 때의 실험값과 비교하여, 중첩의 원리 ... 가 적용되는지 값을 비교해본다. (2) 위와는 다르게 회로 내의 전압원의 위치를 설정하여도 중첩의 원리가 적용되는지 실험값을 비교해본다. (3) 회로 내 도선이 있을 경우, 전류값

리포트 | 10페이지 | 2,500원 | 등록일 2024.03.12 | 수정일 2024.09.17

다운로드 장바구니
디지털공학개론 ) 디지털 IC의 기본 특성을 설명하고, 기억소자를 갖는 조합논리회로와 기본 플립플롭 회로에 대해서 설명하세요

할 수 있지만 이것을 전자 회로로 표현하는 것은 전압을 기준으로 하는 표현법보다 어렵다. 입력과 출력에서 다양한 회로를 수용하기가 경험적으로 쉽지 않다는 뜻이다. 정리하면 디지털 회로 ... ~ 5.25V이다.CMOS와 TTL이 전원 전압이 동일한 회로에 함께 사용되고 있는 경우 CMOS 출력을 TTL 입력으로 만드는 것은 문제가 없다. 하지만 TTL의 출력을 CMOS ... 의 입력으로 하는 경우 TTL의 High 레벨 출력 전압의 하한이 CMOS의 High 레벨 입력 전압의 하한치에 맞지 않게 된다. 이는 오동작의 가능성을 야기하며 이를 처리하기 위해

리포트 | 5페이지 | 3,000원 (50%↓) 1500원 | 등록일 2023.01.25

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 9 MOSFET 기본 특성)

되어 출력 전압을 변조하는 구조다.동작 원리:- 입력 신호 V_sig는 R_sig를 통해 NMOS 트랜지스터의 게이트로 전달된다.- 게이트와 소스 간 전압 V_GS가 임계 전압 V_th ... 보다 클 때 트랜지스터가 켜져서 드레인에서 소스로 전류가 흐르게 된다.- 이 전류 I_D는 드레인 저항 R_D에서 전압 강하를 일으키고, 그 결과 출력 전압 V_o가 형성된다. ... - 출력 전압은 V_DD - I_D * R_D로 계산된다.PMOS의 전류-전압 특성 회로(실험회로 2)PMOS 회로는 공통 소스 증폭기 회로로, NMOS와는 반대로 동작한다. PMOS

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전기전자공학실험-공통 베이스 및 이미터 폴로어

한다.2. 전압 이득(A _{v}), 입력 임피던스(Z _{i}), 출력 임피던스(Z _{o})를 측정한다.Ⅱ. 실험 장비ⅰ) 계측기- 오실로스코프- 디지털 멀티미터(DMM)- 함수 ... 정도의 출력 임피던스를 가지며 전압 이득을 크게 할 수 있다. 전압 이득은 다음 식으로 주어진다.A _{v} `=` {R _{C}} over {r _{e}} (18.1)교류 입력 ... } `=`R _{C} (18.3)공통 컬렉터(CC), 또는 이미터 폴로어(EF) 회로는 주로 임피던스 정합에 쓰인다. 전압 이득은 1에 가까우며 높은 입력 임피던스와 작은 출력

리포트 | 24페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1

시트 분석- 74LS153 소자는 멀티플렉서 소자로서, 16번이 VCC인 것이 특징이고, 적정 입력 전압은 약 2볼트, 적정 출력 전압은 약 2.5~ 3.5 볼트를 보인다.- 74 ... LS139 소자는 디멀티플렉서 소자로서, 16번이 VCC인 것이 특징이고, 적정 입력 전압은 약 2볼트, 적정 출력 전압은 약 2.5~ 3.5 볼트를 보인다.- 74LS73 소자 ... 는 JK 플립플롭 소자로서, 여태까지의 소자와 다르게, 입력이 Q와K 두 개가 각각 13번과 3번 핀인 것이 특징이며, 적정 입력 전압은 약 2볼트, 적정 출력 전압은 약 2.5~ 3

리포트 | 19페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
아주대학교 물리학실험 정류회로 A+ 결과보고서

(MOMEGA )역방향 저항R _{D} ^{r} `=` 값이 커서 쓸 수 없다.실험 1 변압기의 특성변압기의 입력 및 출력 전압(피크 값, 진폭):입력전압v _{i n} ^{T} = 4 ... .986V출력전압v _{out```12} ^{T} = 2.461Vv _{out```32} ^{T} = 2.455V실험 2 반파정류회로v _{i n} ``: 2.455Vv _{out ... .3과 같은 반파정류 그래프에서 출력전압의 폭은 입력신호의 sine파의 반주기보다 얼마나 짧은가? (약 몇 %인가?)- 반파정류 그래프에서 출력전압의 모양 역시 사인함수에 근사

리포트 | 6페이지 | 2,000원 | 등록일 2022.05.10

다운로드 장바구니
[전자회로응용] Two stage CS amplifier circuit 결과레포트 (만점)

과 MyDAQ을 사용하여 회로도를 구성한 후 Oscilloscope를 사용하여 입출력 파형을 확인하시오.③ 이론적으로 계산한 전압이득과 시뮬레이션 및 측정값의 결과를 비교하시오.3. 예상 ... 1. 실험 주제Two stage CS amplifier circuit2. 실험 목표① 실습회로도의 ac 등가회로를 그리고 각 단의 전압이득을 계산하시오.② Multisim ... 결과① CS Amp의 전압이득은 = − 1+ 이고, 여기서 = 2 ( − )이다.전체 전압이득은 1단에서 전압이득과 2단에서 전압이득을 곱하면 되므로 1 ∗ 2를 구해주면 된다.

리포트 | 6페이지 | 2,500원 | 등록일 2024.11.22

다운로드 장바구니
기초실험2 비반전 증폭기 결과보고서(A+, 고퀄)

을 반복한다.Lab3. Arithmetic circuitInverting Amp, Noninverting Amp, Noninverting Adder로 구성되는 다음의 출력전압 특성 ... \o\ac(○,2)에 동일한 사인파를 입력한다. 이 실험에선 1, 1kHz인 사인파로 하자. eq \o\ac(○,3)출력전압이 = 3-5+ 이 나오도록 R1~R10을 설계하자 ... adder만을 나타낸 ㄴFigure 2에서 인 것과 같다. 따라서 이고, 는 1의 전압이득으로 증폭되므로 가 된다., 이라 하자.마찬가지로 또한 그대로 출력에 반영되므로 non

리포트 | 10페이지 | 1,000원 | 등록일 2021.09.20 | 수정일 2021.10.21

다운로드 장바구니
[예비보고서] 설계실습 6. Common Emitter Amplifier 설계

사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE ... 로 Simulation하여 제출하라. 출력전압의 최댓값(, 최솟값(은 얼마인가? 를 %로 구하라. 선형증폭기(linear amplifier)라면 100%가 되어야 하는데 그렇지 않 ... 다면 그 이유를 증명하라.출력전압의 최댓값(, 최솟값(은 각각 795.418mV, |-1.1004V|=1.1004V로 나타났다. 그러면 =72.3%이다.출력파형의 이 90% 이하이

리포트 | 8페이지 | 1,000원 | 등록일 2022.06.30

다운로드 장바구니
판매자 표지

전기회로설계실습 결과보고서11

한 RLC직렬 bandpass filter (Q = 1, Q = 10)를 구성하고 R에 걸리는 전압을 출력이라 하였을 때 transfer function의 크기를 주파수를 변화시키면서 측 ... 출력파수(khz)출력전압(mV)주파수(khz)출력전압(mV)17415.*************5392178807552198608620218208 ... 전압은 다음과 같다.주파수(khz)출력전압(mV)주파수(khz)출력전압(mV)17.814.5448324.315456543.21640876817336910217

리포트 | 13페이지 | 1,000원 | 등록일 2023.09.07

다운로드 장바구니
(2021 최신) 회로실험 레포트 OP Amp의 기본 특성

).2. 두 입력 단자의 전압은 동일하다.연산 증폭기 회로의 출력은 언제나 그 입력의 종류에 따라 좌우된다. 연산 증폭기를 해석하는 목표는 출력을 입력의 함수로 표현하는 것이 ... 가 0이기 때문에 따라서 다음과 같은 Volt Eqation을 얻는다.이 식을 다시 정리하고 출력을 입력 전압에 대해 나타내면--- (1)이다. 그러나 이 식에는 두 개의 변수 ... (2)를 식 (1)에 대입하면, 출력 전압 은 입력전압 에 대하여 다음과 같다.Chapter 2. 실험 과정 및 결과표실험 (1) Inverting amplifier의 주파수 응답

리포트 | 8페이지 | 1,500원 | 등록일 2021.12.08 | 수정일 2021.12.16

다운로드 장바구니
기초실험2 Low Pass Filter(LPF) 결과보고서(A+, 고퀄)

(Low-pass Filter)Lab1-1) 주파수에 따른 출력 변화1kΩ의 저항과 1nF의 커패시터가 직렬연결된 회로에서 peak-to-peak전압이 2V인 구형파 를 입력 ... 하고, 주파수를 10kHz, 100kHz, 500kHz, 1MHz 로 바꿔가면서 출력 특성을 확인하자.아래의 표에 주파수에 따른 커패시터 양단의 peak-to-peak전압을 기록 ... 는 커패시터가 인가된 전압에 대해 완전히 충전되기 전에 전압의 방향이 바뀌어서 순간적으로 최대로 충전되는 전하의 수가 줄어들기 때문이다.Lab1-2) 저항에 따른 출력 변화이번에는 주파수

리포트 | 12페이지 | 1,000원 | 등록일 2021.09.20 | 수정일 2021.10.21

다운로드 장바구니
판매자 표지

[기계공학실험]수동형 신호 조화 회로 실험

하기 때문이다.라. OP-AMP를 이용한 전압 증폭기 회로연산 증폭기(OP-AMP)는 개의 차동 입력과, 대개 한 개의 단일 출력을 가지는 직류 연결형 고이득 전압 증폭기이 ... 다. 하나의 연산 증폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천배 큰 출력 전압을 생성한다.회로 표기V _{+} : 비반전 신호 입력V _{-} : 반전 신호 입력V ... _{out} : 출력V _{S+} : 양의 전원 공급 전압V _{S-} : 음의 전원 공급 전압마. 저항(줄 색)크기 확인방법띠가 4줄인 저항을 읽을 때는 색과 색사이의 간격이 좁

리포트 | 6페이지 | 2,500원 | 등록일 2023.07.11

다운로드 장바구니
판매자 표지

전력기기실험 실험 4. 단상 변압기1 예비보고서

할 수 있다.즉 콘덴서 양단 전압이 2차측 출력전압을 적분한 값에 해당한다. 자속은 1차측 단자전압이나 2차측 단자전압을 적분한 것에 해당하므로 콘덴서 양단전압은 근사적으로 자속 ... 을 말한다. 첨자 1과 2를 사용하여 1차측과 2차측을 구별한다.1차 권선에 의 전압을 가하였을 때 유기되는 기전력이 인가 전압과 평형을 이루도록 철심 내에는 자속 가 생성된다.2차 ... 권선 양단에도 아래와 같은 전압이 나타난다.따라서 두 전압 사이에는 항상 아래와 같은 비례관계가 성립한다.여기서 a를 권선비라 한다. 2차 권선에 유기되는 기전력의 방향은 권선

리포트 | 12페이지 | 1,000원 | 등록일 2025.08.12 | 수정일 2025.09.09

다운로드 장바구니
판매자 표지

Voitage follower 회로 및 주파수 특성 측정 - 전기전자실험2

) Voltage Follower3. 설계4. 실험1. 실험 목적(1) IC회로를 구성하고, OP-AMP의 전압이득을 구해본다.(2) 주파수를 변화시켜 출력값을 확인하고f _{c}를 구한다.2 ... 는 직류연결형(DC-coupled) 고이득 전압 증폭기이다. 하나의 연산 증 폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천배 큰 출력 전압을 생성 한다.연산증폭기 ... 출력 전압에 전달되는 회로이다.? 전압이득(A _{v}) : 1?Z _{IN} : 상당히 크다.?Z _{out} : 상당히 낮다.? 버퍼(완충증폭) : 임피던스 정합을 위한 완충증폭

리포트 | 6페이지 | 2,000원 | 등록일 2022.09.18 | 수정일 2022.09.19

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 예비보고서 1주차 Op Amp를 이용한 다양한 Amplifier 설계

및 등가회로출력신호가 주파수 2KHz의 정현파인 어떤 센서의 출력전압을 오실로스코프(입력임피던스 = 1 MΩ)로 직접 측정하였더니 peak to peak 전압이 200mV이 ... 가회로를 구하는 과정을 기술하고 센서의 Thevenin 등가회로를 PSPICE로 그려서 제출한다.먼저 출력전압의 peak to peak 전압인 Vpp = 200mV 이 ... 은 50Ω이며 전면에 표시되는 출력전압은 50Ω의 부하가 연결되었을 때 이 부하에 걸리는 전압을 의미한다.Function Generator의 출력은 100mV, 2kHz, Offset

리포트 | 10페이지 | 1,000원 | 등록일 2021.04.07

다운로드 장바구니
판매자 표지

[기계공학]모터제어 실험 결과레포트

Motor Speed 그래프와 Motor Voltage 그래프가 가지는 의미는 Reference값과 Measured 값의 차이입니다. 즉, 같은 시간에 같은 전압을 걸어주고, 걸린 ... 전압을 상쇄시킬 때, 이론상으로 모터의 각속도와 실제 측정된 모터의 각속도의 차이가 존재한다는 것을 알 수 있습니다.전압을 1V 걸었을 때, 측정된 모터의 각속도(약 26 rad/s ... )다 더 큰 각속도로 유지되는 것을 확인할 수 있습니다.전압을 3V에서 1V까지 감소시킬 때, 측정된 모터의 각속도 변화량이 이론상 모터의 각속도 변화량보다 큰 것을 확인할 수 있

리포트 | 13페이지 | 3,900원 | 등록일 2024.06.21

다운로드 장바구니
판매자 표지

디지털회로1 디지털 논리회로의 전압특성과 지연시간

를 들면, 3.5V에서 5V까지를 논리 1로 취급하고, 0V에서 1.5V까지를 논리 0으로 처리할 수 있다. 그림 22-1은 전압을 논리 0과 1로 표시한 것이다. 입력과 출력 ... 을 논리 1로 처리하는 것을 정의 논리라 하고, 낮은 전압을 논리 1로 처리하는 것을 부의 논리라고 한다.그림 22-3은 Inverter Gate의 입출력 변화를 시간과 전압 ... 하였듯이 입력과 출력의 전압변화가 50%를 기준으로 출력이 1에서 0으로 변할 때를 하강지연시간(t _{PHL})과 상승지연시간(t _{PLH})으로 구분한다. 반면 신호입력의 전압

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기