"디지탈제어"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

마이크로컨트롤러 전압제어 발진기 usn 스마트폰 컴활2급 MG/MC plc제어 컴활1급 필기 아두이노버튼

판매자 표지는 다운로드시 포함되지 않습니다.

"디지탈제어" 검색결과 81-100 / 13,154건

A+ 중앙대 아날로그및디지털회로설계실습(결과)5. 전압 제어 발진기

실습 5. 전압제어 발진기(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약적분기 회로와 슈미츠 회로를 이용하여 전압제어 발진기(VCO ... 를 통해 발진기의 Gain=6.44 [kHz/V]임을 알 수 있었다. 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.1. 서론전압 제어 발진기(VCO)는 외부에서 인가된 전압 ... &ref=y" 시스템, 모터의 회전 제어 등에 쓰이는 중요한 부품이다.실습을 통해 VCO회로를 구성하고 있는 Op amp, BJT의 동작 원리와 그 특성에 대해서 알아볼 수 있

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
A+ 중앙대 아날로그및디지털회로설계실습(결과)6. 위상제어루프(PLL)

요약 :컴퓨터, 오디오, TV 등 통신 분야에서 폭넓게 사용되는 위상 제어 루프를 설계하고 확인하였다. 주파수 동기화의 원리를 알 수 있다. 이전 실험에서 설계한 VCO와 XOR ... 게이트를 이용한 phase detector, loop filter로 위상 제어 루프 회로를 설계하였다. Vref에 5V의 구형파를 넣어주고, VCO의 커패시터 용량을 바꾸어 가 ... 며 동작 주파수 범위를 확인하였다. 10 ㎋일땐, 약 12kHz1. 서론위상 검출기, 루프 필터, 가변 발진기로 구성된 위상 제어 루프의 위상 고정의 개념은 1930년대에 개발

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10

다운로드 장바구니
수치표고모델(DEM) 환경에서의 Fast Marching Method(FMM) /폐루프 제어기법 기반 달 탐사로버의 경로계획 및 추종 (Path Planning and Following based on the Fast Marching Method(FMM)/Feedback Control for Lunar Exploration Rover on Digital Elevation Model(DEM))

제어·로봇·시스템학회 김건중, Giancarlo Eder Guerra Padilla, 심병섭, 유기호

논문 | 7페이지 | 무료 | 등록일 2025.04.09 | 수정일 2025.05.08

다운로드
A+ 중앙대 아날로그및디지털회로설계실습(예비)6. 위상제어루프(PLL)

6-3. 설계실습 계획서6-3-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.6-3-2 Datasheet사용

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2022.09.10

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 전압 제어 발진기 과제

• VC가 큰 영역에서 비선형성을 갖는 이유는 무엇인가?-> AnswerBJT가 스위치로 동작하면서 전압이 올라가거나 내려가는데, input 전압을 아무리 크게 줘도 BJT 응답속도에는 한계가 있다. 이때, 주파수에 제한이 걸리기 때문에 Vc가 큰 영역에서 비 선형성을..

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (PLL) 과제

문제 11) 위와 같은 두 펄스가 XOR logic Phase Detector에 입력되었을 때의 출력을 그리시오. (두 펄스 모두 High: 5V, Low: 0V 전압 레벨을 갖는다.)문제 21) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 5MH..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 5. 전압제어 발진기

실습 5. 전압제어 발진기실습목적전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인 ... (8-3)과 식(8-5)를 이용하여 출력 주파수 식을 완성하시오.식 (8-3)식 (8-5)=출력 주파수 f =2-2 전압제어 발진기의 설계그림 5-1과 같이 전압제어 발진기를 설계

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 전압제어 발진기 (7주차)

아날로그 및 디지털 회로설계실습7주차 전압 제어 발진기 과제1.영상 속 실험 결과에 따르면 Vc = 0.5V~2V인 구간에서는 주파수의 크기가 선형적인 특성을 가지고 증가 ... 하는데 그 구간을 넘어선 Vc가 큰 영역에서는 주파수의 크기가 비선형적인 특성을 가지고 증가량이 점점 작아진다. 그 이유는 전압 제어 발진기는 BJT가 스위치역할을 하며 동작하는데 Vc

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 결과보고서

결과보고서 7.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 7. 위상 제어 루프(PLL)7-4. 설계실습내용 및 분석7-4-1 ... . 위상제어루프의 설계위상 제어 루프를 구성한다.(Op Amp의 동작전원은+V``이고, Logic Gate의 동작 전원은5V``&`GND`이다.) 입력 단에 기준신호 ... 며, 이는 입력 받은 파형의 위상을 바꾸어주는 역할을 한다.3) 저항 소자들과 2개의 Op-Amp로 구성된 전압 제어 발진기 (VCO)는 커패시터 값의 변동으로 출력단의 사각파의 주파

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2021.09.01

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 전압제어 발진기 예비보고서

예비보고서 6.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 6. 전압 제어 발진기6-1. 실습 목적전압 제어 발진기 ... (Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수의 제어를 실험으로 확인한다.6-2. 실습 준비물부품저항 100 Ω, 1/2W, 5%3개저항 5.1 ... _``이라 명명하였고, 이는V` _{OUT``2`}에 연결된R _{`1} `과R` _{2} `로서 정해짐을 알 수 있었다.5) 결론적으로 일정한 입력 전압, 즉 제어 전압V

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2021.09.01

다운로드 장바구니
판매자 표지

기초회로디지털실험 신호등 설계 (좌회전 가능 4거리 신호 제어 회로) 빵판 구현

리포트 | 15페이지 | 1,900원 | 등록일 2023.07.19

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 위상 제어 루프(PLL) (9주차)

아날로그 및 디지털 회로설계실습9주차 위상 제어 루프 과제1.1) XOR은 두 입력이 다를 때 High, 같을 때 Low를 출력한다.2) 1번 펄스가 Loop filter에 입력

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털 회로설계실습 위상제어루프(PLL) 예비보고서

예비보고서 7.과목명아날로그 및 디지털 회로 설계 실습담당교수학과전자전기공학부조학번작성자실습일제출일설계실습 7. 위상 제어 루프(PLL)7-1. 실습 목적위상 제어 루프 회로 ... 의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화(Phase Locking) 원리를 이해한다.7-2. 실습 준비물부품저항 100 Ω, 1/2W, 5%3개저항 1 ... 점퍼선다수7-3. 설계실습 계획서7-3-1. 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.< 그림 1. 위상 제어 루프

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2021.09.01

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서5 전압 제어 발진기

면 삼각파로 출력되는 특징이 있다. 회로는 다음과 같다.-전압 제어 발진기 : 아래 그림에서 BJT는 스위치로 사용되고 있다. Vout2가 Vdd일 경우 on되어 적분기 회로가 위 B ... 처럼 동작하고 Vout2가 -Vdd일 경우 off되어 적분기 회로가 위 A처럼 동작하게 된다. BJT의 베이스에 연결된 저항은 스위치 제어 전류를 제한하는 역할을 한다.4 ... 전압 제어 발진기를 설계하고, 출력파형을 관찰하라. C1의 Capacitor값을 10nF으로 하였을 때 Vc가 변화하면 VO의 주파수는 어떻게 변화하는가? Vc를 변화시킬 때

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2022.09.08

다운로드 장바구니
5. 전압제어 발진기 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 5 예비보고서-전압제어 발진기소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.07(목)분반, 조**분반, *조학번2 ... *******이름***1. 실습을 위한 이론적 배경:전압 제어 발진기(VCO)는 입력 제어 전압의 크기에 따라 출력 되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로이 ... 다.실험의 전압 제어 발진기는 OP-Amp 를 사용한 적분기, 비교기로 사용될 슈미트회로, 스위치의 역할을 하는 BJT 로 구성되어있다.슈미트회로는 Hysteresis 특성을 갖는 두

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

다운로드 장바구니
6. 위상 제어 루프(PLL) 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습 -실습 6 예비보고서- 위상 제어 루프(PLL) 소속 중앙대학교 전자전기공학부 담당 교수님 *** 교수님 제출일 2021.10.14(목) 분반 ... , 조 **분반, *조 학번 2******* 이름 *** 1. 실습을 위한 이론적 배경: 위상 제어 루프는 전압 제어 발진기의 출력 위상을 입력 신호의 위상과 비교하여 두 신호 ... 의 위상차이를 가지고 전압 제어 발진기를 제어하는 피드백 시스템이다. 시스템의 블록도는 다음과 같다. 이때 PLL 의 3개의 기본 요소는 위상 검출기, 루프 필터, 가변 발진기(전압

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2022.09.22 | 수정일 2023.01.03

다운로드 장바구니
6. 위상제어루프 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

아날로그 및 디지털 회로 설계 실습-실습 6 결과보고서-위상제어루프학과 :담당 교수님 :제출일 :조 :학번 / 이름 :6-4. 설계실습내용 및 분석6-4-1 위상제어루프의 설계 ... 그림 6-2의 위상 제어 루프를 구성한다. (Op amp의 동작전원은 ±5V이고, Logic gate의 동작전원은 5V & GND이다.) 입력단에 기준신호(Frequency : 5 ... 였다.출력주파수와 reference 주파수와 거의 같은 것을 확인할 수 있다.6-4-2 설계한 위상제어루프의 범위(A) 설계한 위상 제어 루프의 입력단의 주파수를 10Hz부터 50kHz

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 위상제어루프(PLL) 예비

아날로그 및 디지털회로 설계 실습7주차 예비: 위상 제어 루프전자전기공학부20160000 하대동고릴라1. 위상제어루프의 용도- 이론부의 위상 제어 루프를 이해하여 요약, 설명 ... 하고 실제 사용되는 분야에 대해서 서술한다.위상제어루프는 위상 검출기, 전압 제어 발진기, 루프 필터 세 가지로 이루어져 있다.먼저 위상 검출기는 입력 신호와 출력 신호의 위상을 비교 ... 게 되고, 이것은f(t)의 평균값이다.이 값은 다시 전압 제어 발진기에 들어가게 되고 이것에 비례하는 주파수의 신호를 생성하게 된다.만약 입력과 출력의 주파수가 다르면, 입출력의 위상

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
[A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 6. 위상 제어 루프기(PLL)

실습 6. 위상 제어 루프기(PLL)실습목적위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해 ... 한다.설계실습계획서2-1 위상제어루프의 용도이론부의 위상 제어 루프를 이해하여 요약, 설명하고 실제 사용되는 분야에 대해서 서술한다.위상제어루프는 전압제어 발진기의 출력 위상을 입력 ... 신호의 위상과 비교하여 두 입력의 위상 차이를 가지고 전압제어 발진기를 제어하는 피드백 시스템이다.위상제어루프 (Phase Locked Loop)는 위상 검출기(Phase

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습5 전압제어발진기 예비보고서

아날로그 및 디지털 회로 설계 실습-실습 5 예비보고서-전압제어 발진기학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.10.XX(X)조 : XXX X조학번 ... / 이름 : XXXXXXXX / XXX5-1. 실습 목적전압제어 발진기(VCO: Voltage Controlled Oscillator)를 설계하고 전압을 이용한 발진 주파수 ... 의 제어를 실험으로 확인한다.5-2. 실습 준비물부품저항 100Ω, 1/2W, 5%: 3개저항 5.1kΩ, 1/2W, 5%: 1개저항 10kΩ, 1/2W, 5%: 1개저항 20kΩ, 1

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기