"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 op atmega128 디지털 계산기 전전설2 and 회로 bjt 증폭기 전자회로 de2보드 fpga 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 8,001-8,020 / 13,972건

실험 5. 래치와 플립플롭 예비보고서

실험 5. 래치와 플립플롭예비보고서(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.1. 래치란?순차회로는 현재의 입력 ... 뿐만 아니라 회로 내부에 기억된 상태 (과거의 입력에 의해 결정됨)에 따라 출력이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지 ... 다. 래치는 기본적인 플립플롭을 말하며 NOR게이트를 사용하여 구성할 수 있고 NAND게이트를 사용하여 구성할 수 있다.2. R-S latch회로< 회로도 >3. 동작 원리NAND

리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
혈압측정과 고혈압의 병태생리 및 치료

고 있습니다.혈관계 회로에서 심장박동의 펌프작용으로 박출된 혈액에 의해서 혈관벽(특히 동맥)에 생기는 압력. 심장에서 혈액이 박출될 때 약간 탄력성을 갖는 혈관벽이 조금 넓어지 ... pressure, diastolic pressure, pulse pressure, and mean arterial pressure. It also displays pressures ... in capillaries and veins.Korotkoff음과 혈압측정의 원리동맥의 층류와 와류층류(곁흐름,laminar flow)란 혈액의 이동이 동맥의 중앙 축에서 가장

리포트 | 47페이지 | 3,000원 | 등록일 2012.08.08

다운로드 장바구니
FF, SP CONVERSION

POST REPORTF/F & S-P conversion자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com/SEARCH/ART ... 가 회로의 물리적 제약 조건들을 UFC를 통해서 입력할 수 있다.▶ Implementation(적용)합성 과정의 출력으로 얻어진 게이트 수준의 Netlist회로를 실제 타겟 FPGA ... 의 구조에 맞게 변환하고 실제 물리적인 칩의 이미지를 생성하는 곳이다. 이는 세부과정(Translate, Mapping, Placement & Route)으로 구성되어 있

리포트 | 14페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
판매자 표지

Integrator (적분기) 의 설계

이 나와야 하지만 시뮬레이션 결과에 의하면 -32.452로 차이가 난다.그림과 같은 Cascode 회로를 설계하시오.1) Design Problem : 전류만 0.6mA로 가정하고 위 ... 을 만족하 고 30dB이상의 이득을 가지는 cascode회로를 설계 simulation 확인하시오.A. Determine the required DC levelsand ... 와 CURRENT)를 확인하시오.-위에서 구한 전압값을 이용하여 bias point로 시뮬레이션 한 결과는 아래와 같다.C. Plot Time(X축) vs. Vin & Vout(Y축

리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05 | 수정일 2014.06.09

다운로드 장바구니
기본논리게이트 결과보고서

? 실험순서① 디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위치 SW₁과 SW₂를 각각 A, B에 연결하고, SW₁과 SW₂ ... 한다.④ 7404 NOT 게이트, 7408 AND 게이트, 7432 OR 게이트를 이용하여 XOR 등가회로 (h)를 구성하고 절차 (l)을 반복하여 표3에 기록한다.⑤ 7400 NAND ... ) = 식(2) = 식(3)는 성립한다.식(1a)식(1b)식(2a)식(2b)식(3a)식(3b)(3) 3 입력 AND 게이트 또는 OR 게이트를 2 입력의 회로로 사용하는 경우 나머지

리포트 | 12페이지 | 1,000원 | 등록일 2009.09.21

다운로드 장바구니
판매자 표지

지역사회복지론(마포종합사회복지관)

라는 창립세미나를 모태로 하여 우리 사회의 소외되고 고통 받는 이웃을 위해 그 해 7월 25일 보건사회로부터「사단법인 한국사회봉사진흥회」설립허가를 받아 24시간 전화 상담을 통한 사회 ... :50)- 클레이 & 종이접기(금 7~9세 15:00~15:50 / 5~6세 16:00~16:50)- 빛 그림(화(매월 셋째 주) 아동 누구나(무료) 16:30~17:00)4

리포트 | 3페이지 | 1,500원 | 등록일 2014.01.03

다운로드 장바구니
기억 시냅스 변화

을 거쳐서 세포들과 세포들 간에 정보 전달이 이뤄지는 것이다. 이것은 하나의 시냅스에 국한되는 것이 아니라 신경회로망을 구성하는 회로에는 수많은 신경세포들이 관여되어 있고 그에 따른 ... 수많은 시냅스들이 있기 때문에 많은 시냅스들이 동시다발적으로 활동할 때 신경회로망은 더 놀랍고 복잡한 정보를 처리할 수 있게 된다.기억과 시냅스의 변화특정한 정보를 반복적으로 학습 ... ). Long-term potentiation in the amygdala: A cellular mechanism of fear learning and memory

리포트 | 8페이지 | 1,000원 | 등록일 2012.06.01 | 수정일 2016.08.08

다운로드 장바구니
대전방지제

셋트, 전기제품의 기계적 부품차량용 연료 탱크 - 충분한 기계적 성질과 함께 영구적인 대전방지효과를 부여한다.통합회로 포장재(IC package )류, 보관창고, 트레이, 컨테이너 ... 성에의 적용차세대 스토리지 배터리(Zn-Br type and Zn-Cl type) 이러한 배터리는 플라스틱 필름의 전도성 전극(electrode)이 필요.통신케이블 전파에 의한

리포트 | 14페이지 | 1,000원 | 등록일 2013.09.24

다운로드 장바구니
결과보고서 4. 키르히호프 전류법칙 Kirchhoff`s Current Law (KCL)

직류 전원 장치(Power Supply) 1대저항 470Ω, 2.2kΩ, 1kΩ, 4.7kΩ 각각 1개￭Background theory & Theoretical value1 ... ) 분야에서 정상(定常)전류에 대한 옴의 법칙을 3차원으로 확대하여 ‘키르히호프의 법칙’을 확립하였다.2. Kirchhoff`s Current Law복잡하게 얽힌 전기회로에서의 회로 ... (Kirchhoff`s Current Law : KCL)과 전압법칙(Kirchhoff Voltage Law : KVL)이있으며 그 의미는 매우 직관적이고 간결하지만 회로해석의 강력한 도구

리포트 | 7페이지 | 3,000원 | 등록일 2010.03.24

다운로드 장바구니
기업전략(사업전략, 경영전략) 집단, 기업전략(사업전략, 경영전략) 경영위기, 기업인수합병(M&A), 기업전략(사업전략, 경영전략) 디플레이션,기업전략(사업전략, 경영전략) 사례

기업전략(사업전략, 경영전략)의 태도, 집단, 기업전략(사업전략, 경영전략)의 경영위기, 기업인수합병(M&A), 기업전략(사업전략, 경영전략)의 구조조정, 디플레이션, 기업전략 ... 적 연구모형2. 전략집단 연구모형3. 전략집단에 대한 실증연구Ⅳ. 기업전략(사업전략, 경영전략)의 경영위기Ⅴ. 기업전략(사업전략, 경영전략)의 기업인수합병(M&A)1. 거래형태에 따른 ... 분류1) 합병2) 영업양수3) 주식취득2. 매수성격에 따른 분류3. 결합형태에 따른 분류1) 수평적 M&A(Horizontal M&A)2) 수직적 M&A(Vertical M&A

리포트 | 14페이지 | 6,500원 | 등록일 2013.09.02

다운로드 장바구니
OrCAD Capure Library 그리기

Roswin R&D Min-Cheol KwakOrCAD 기초교육Capture Library 만들기소 속:Roswin 연구 2팀발 표 자:곽 민 철1. Library File 만들 ... 와 Symbol과 Footprint의 차이점Part : Capture에서 사용하는 부품을 지칭하는 말Symbol : 영어로 상징, 기호를 나타내듯이 회로작성시 필요한 기호를 나타냄(ex ... : 입력으로 사용ㄹ. Power : 특히 주의해야 하는 Pin, Power로 지정시 이 핀은 회로상으로는 연결을 할 수 없다. 물론 아래에 있는 Pin Visible을 선택시 회로

리포트 | 7페이지 | 2,000원 | 등록일 2010.06.21

다운로드 장바구니
예비보고서 10. RC회로의 과도응답 및 정상상태 응답

Object of experiment 회로의 과도응답과 정상상태응답을 수학적으로 도출하고 실험적으로 그 특성을 확인한 RC다.Experimental equipment 오실로스코프 ... 대1함수 발생기 대(Function Generator) 1저항 각각 개1 , 10 1㏀㏀커패시터 각각 개10 [uF], 100 [uF] 1Background theory ... & Theoretical value 시스템과 회로 1. RC그림 은 저항 과 커패시터 로만 구성된 회로이다 그 때문에 회로라< 10-1> R( ) C( ) RC . RC불리지만 그림

리포트 | 13페이지 | 2,500원 | 등록일 2010.03.24

다운로드 장바구니
2비트 크기 비교기

의 시행착오가 있었지만 처음부터 다시 회로도를 구현하고 기존의 회로식을 바꾸지 않고 AND, OR XOR NOT 게이트만으로 구현하게 되었다. 구현된 회로도를 이용하여 회로 배선을 하 ... 2비트 크기 비교기본 실험에서는 XOR, AND, OR 게이트로 2비트 크기 비교기를 구성하였다.Ⅰ.서론- 크기 비교기는 입력되는 두 수 A, B의 크기를 비교하여 어느 수 ... 가 큰지(또는 같은지)를 출력으로 나타내주는 조합회로이다Ⅱ.이론- 입력되는 두 수 A B가 각각 n비트로 구성되었다면 적어도 이 회로의 입력 수는 2n개가 되면, 이 회로를 성계하기 위

리포트 | 4페이지 | 1,000원 | 등록일 2009.11.01

다운로드 장바구니
판매자 표지

임베디드 시스템 실험 6주차 ARM명령을 이용한 S3C4510 UART 제어

를 제공함으로써, 모뎀이나 기타 다른 직렬장치들과 통신하거나 데이터를 주고받을 수 있게 한다.UART는 또한 컴퓨터로부터 병렬 회로를 통해 받은 바이트들을, 외부에 전달하기 위해 ... ,=ustat0ldr r1,[r0]and r2,r1,#0x20cmp r2,#0beq getcharldr r0,=urxbuf0ldr r3,[r0]mov pc, lrputcharldr ... r0,=ustat0ldr r1,[r0]and r2,r1,#0x40cmp r2,#0beq putcharldr r0,=utxbuf0str r3,[r0]mov pc, lrLOGO DCB

리포트 | 20페이지 | 4,000원 | 등록일 2013.10.28

다운로드 장바구니
C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

Logic Unit Complementer Shift Register Status Register 사칙연산을 수행 And, OR 등 논리연산 수행 2 진 데이터를 2 의 보수처리 비트 ... Vertex4 SoC Master3 / 송태훈 / 홍릉과학 ( Altera Quartus 2 와 Modelsim 을 사용한 ) Verilog HDL 논리회로 설계 / 이승호 / 한티

리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

다운로드 장바구니
lab3-final Thevenin, Norton의 등가회로.hwp

< 기초 전자 실험 >>Lab 3Thevenin, Norton의 등가회로와 중첩의 원리[ Final Report ]LAB DATE : 3.23DUE DATE : 3.301. 실험 ... 목적- 전기회로의 중요한 이론들 중 하나인 Thevenin, Norton의 이론을 실험을 통해 알아본다.- 중첩의 원리를 실험을 통해 알아본다.2. 실험과정 및 결과 ... ① Thevenin과 Norton의 정리 실험 내용이 실험에서는 fig1의 회로를 만들어 직접 측정해본 값과, Thevenin's Theorem을 이용하여 분석한 이론값, P-spice를 이용

리포트 | 11페이지 | 1,000원 | 등록일 2010.08.29

다운로드 장바구니
ac 7, 8, 9

실험7. The Oscilloscope and Phase Measurements1. 실험목적· dual trace를 사용해 두 개의 sinusoidal 파형 사이의 위상각을 계산 ... 한다.· 두 개의 sinusoidal 파형 사이의 위상각을 계산하기 위해 Lissajous 패턴의 사용을 익힌다.· 직렬 R-C 회로의 저항의 증가가 위상각에 미치는 효과를 안다 ... 도록 정의되어 있다. R-C 회로에서 전류는 전압을 이끈다.은와 같고,는보다 느리다. 책의 회로를 구성하고 200Hz에 피크투피크 전압 8V를 걸어주고 각 감도를 실험 사항

리포트 | 6페이지 | 2,500원 | 등록일 2010.10.06

다운로드 장바구니
verilog - modified CLA와 CLA를 이용한 fast adder 구현

의 Carry를 예견 할 수 있다.이를 이용한 것이 Modified Carry Look Ahead (CLA* : 수정된 캐리 예견 회로) 이다.그리고 그 CLA*를 하위모듈로 이용 ... : fast16bit_adder)※ Primitive Gate (AND, OR, XOR 등)를 배열로 구현한 16비트 고속 가산기 코드 (모듈명 : fast16bit_adder_2)(위

리포트 | 6페이지 | 1,500원 | 등록일 2013.06.23

다운로드 장바구니
44장 예비레포트 2진 가산과 전가산기

으로 74LS86 EX-OR gate의 합(S) 회로와 74LS08 AND gate의 자리올림 수(C) 회로를 구성하고 진리표를 작성하라.여기서의 합 회로의 자리올림 회로이다.[그림] 반 ... 감산기 회로도[실험과정]0. 전가산기를 연결한다(그림 44-5). AND 게이트는 7408에 OR게이트는 7432에 내장되어 있다. 배타적-OR는 7486이다. 각 IC의 14번 ... 개[기초이론](1)2진 가산기산술회로는 2진수나 2진 코드화된 10진수로 더하기, 빼기, 곱하기, 나누기 같은 산술기능을 수행하는 조합회로이다. 우리는 계층적 설계를 통해 산술회로

리포트 | 8페이지 | 1,000원 | 등록일 2009.11.29

다운로드 장바구니
기계공학실험 예비 및 결과 보고서 - 가산 & 감산 증폭기

한다.④ 이상이 없는 것을 확인한 후 고정전압 전원공급 장치의 플러스(5V & 12V)와 마이너스 전압을 증폭기 회로의 전원 단자에 연결하고 접지선을 회로의 접지 단자에 연결 ... 된 반전 증폭기의 회로가 올바르게 구성되었는지 전원을 연결하기 전에 꼼꼼하게 조사한다.? 이상이 없는 것을 확인한 후 고정전압 전원공급 장치의 플러스(5V & 12V)와 마이너스 ... 실험 제목 : 11장 가산 & 감산 증폭기━━━━━━━━━━━과목명 : 기계공학실험 ( Ⅰ )제출일 : 2009 년 12월 6일실험일자 : 2009년 11월 30일실 험 조 명

리포트 | 8페이지 | 1,000원 | 등록일 2010.01.20

다운로드 장바구니

이전10개 396 397 398 399 400401402 403 404 405 다음10개

파워링크

신청하기