"verilog디지털시계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계

"verilog디지털시계" 검색결과 61-72 / 72건

판매자 표지는 다운로드시 포함되지 않습니다.

디지털시계 설계

목차디지털시계의 블록도 7-segment Display 74LS47 - BCD to 7segment Decoder/Driver 동기식 모듈-N 카운터 설계 555타이머 후기 및 ... 최종설계도디지털시계 블록도시계는 초,분,시로 구성되어 있다. 위의 블록도와 같이 시계는 동작하게 되어 있다. 디지털 회로에 전원 DC 5V 와 시계의 타이머 NE555 클럭 입력 ... 을 준다. 여기서 디지털 시계의 회로를 제대로 이해하기 위해서는 무엇보다 카운터 설계에 대한 개념이 잡혀 있어야 된다고 생각한다.7-segment Display0~ 9 까지의 숫자

리포트 | 20페이지 | 2,000원 | 등록일 2008.08.20

다운로드 장바구니
전전컴실험Ⅱ 06반 제14주 Project [중간보고서] 전자시계, digital watch

1. 구현 내용 및 Block-diagram과 동작 개요도가. 구현 내용-기본 시계 기능 : 자정 12시부터 낮 12시까지(am) 또 낮 12시부터 밤 12시까지(pm) 출력 ... 이 가능하다. 24시간 모드가 가능하다. Up down을 통해 시간을 수정 할 수 있다.-알람 기능 : 원하는 시간을 저장하면, 해당 시간에 led가 빛난다.-세계 시계 기능 : 뉴욕 ... (NY), 시드니(SYD), 두바이(DUB) 시간을 알 수 있다.나. BLOCK-DIAGRAM 및 동작 개요-세계 시계 기능 : button을 누르면 시간이 차례대로 바뀐다.-알람

리포트 | 4페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
VHDL로 만든 디지털시계100%작동

가. 연구개발의 최종목표 - AM/PM 변환 버튼을 만들어 변하게 하고 LED의 깜박임을 통하여 나타낼 것이다 기본 적으로 시, 분, 초, 100분의 1초를 만들어서 4개의 7세그먼트 창에 구현하고, 모드버튼 을 누르면 4개의 세그먼트가 “시/분“을..

리포트 | 12페이지 | 1,000원 | 등록일 2007.12.27

다운로드 장바구니
디지털회로 - 시계(VHDL) 사전

13. 시계제출일실험조이름07-12-03-사전 보고서-? 실험목적이번 실험의 목적은 타이머의 동작원리를 이해하고 설계하는 것이다.? 이론1. 시계? 아래와 같이 디스플레이 ... 되는 시계를 계층 설계 방법을 이용해 아래 회로도와 같이 설계해본다.? "FPGA/CPLD" 내부 블록도 설명?클럭 : 클럭은 1kHz를 사용한다. 각 디지트의 점등 시간은 1kHz÷6 ... ≒167Hz이므로 동시에 6개가 점등된 것처럼 보인다. 그리고 1kHz÷1000≒1Hz를 이용하여 시계를 동작시키는 기준 클럭을 만든다?WATCH 모듈 : 하위 모듈(cnt10, c

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
FPGA를 이용한 게임

Verilog HDL, FPGA Board를 이용한 EZ2DJ 게임 프로그래밍

리포트 | 3,000원 | 등록일 2010.05.26

다운로드 장바구니
AND,OR,NOT 게이트 예비보고서

게이트의 진리표와 논리식을 실험을 통해 확인한다.2. 기본 이론디지털 논리회로(Digital logic circuit)는 조합논리회로(Combinational logic ... ) Introduction to Logic and Computer Design, (Alan B.Marcovitz). Ch22) 디지털 논리회로 설계 – Verilog 기초, (김종수 외 6명 ... 을 미치는 논리회로이다.디지털 회로에서 가장 자주 사용되는 것이 논리 게이트이다. 논리식에 대해서는 이미 많은 부분을 알고 있으리라 생각된다. 그러나 이러한 논리 연산이 어떻게 회로

리포트 | 10페이지 | 2,000원 | 등록일 2011.11.21 | 수정일 2013.11.18

다운로드 장바구니
HDL Verilog 알람시계

1. 실습목표-Alarm 기능을 갖는 digital clock을 Verilog HDL로 설계한다.-기능을 시뮬레이션을 통해서 검증한다.2. Digital Clock의 기능-입력

리포트 | 8페이지 | 5,000원 | 등록일 2007.06.21 | 수정일 2023.04.10

다운로드 장바구니
디지탈 스톱워치 ( Digital stop watch )

디지털 스톱 워치(Digital stop watch)목차제작 개요 및 목표 스톱워치의 동작 스톱워치의 내부적 순서 스톱워치 내부 클럭의 흐름 전원부 구성 Ne555의 주기 계산 ... IC 내부 및 동작원리 JK 플립플랍 진리표 IC 조합 리셋부의 원리*제작 개요 및 목표*개요 : 타이머 IC 및 논리 소자를 이용하여 디지털 스톱 워치를 제작한다. 목표 : 논리 ... 소자를 스톱워치 설계에 이용하여 디지털 스톱워치의 원리를 이해하고 논리소자의 원리를 이해한다.*스톱워치의 동작*O1. 스위치를 누르고 있는동안의 카운팅 - 1/100 sec 속도

리포트 | 14페이지 | 2,000원 | 등록일 2008.11.30

다운로드 장바구니
효성 합격 자기소개서 입니다.

였습니다. 제 스스로 무엇인가를 만들어보기 위해서 방학에는 DE2보드를 사용하여 Verilog 언어로 디지털시계를 구현해 보았습니다.저는 축구를 좋아합니다. 제가 축구하는 모습을 보

자기소개서 | 3페이지 | 3,000원 | 등록일 2008.06.14

다운로드 장바구니
[디지털논리회로]Digital clock design

설계 포트폴리오학부(과)명전파공학과프로그램 명전파공학 프로그램성 명권명진학 번20001165교과목 명디지털 논리회로년도 / 학기2005/2교과목 코드51956담 당 교 수김기만 ... (교수님)제 목Digital clock design1. 서론- 설계 목적① Digital clock의 동작 원리를 이해한다.② CAD 프로그램의 사용법을 익힌다.③ 설계된 회로 ... 결과 검증 및 비교4. 결론1. 서론- 설계 목적① binary counter의 역할을 이해한다.② synchrnous type digital circuit의 설계과정을 이해

리포트 | 10페이지 | 1,500원 | 등록일 2006.06.21

다운로드 장바구니
[전자회로] 디지털 시계 만들기

74LS47, 74LS90, 555칩을 이용하여 제작한 시계입니다시, 분, 초 가 나오구요...reset, start/stop, 시, 분 조정 스위치 만들어져있습니다.압축파일

리포트 | 2페이지 | 2,000원 | 등록일 2002.11.26

다운로드 장바구니
졸업논문_VHDL을 이용한 디지털 시계구현

學士學位請求論文VHDL을 이용한 디지털시계 설계(Design of a Digital Clock using VHDL)2007年 11月 20日崇實大學校 IT大學情報通信電子工學部 ... 金應日學士學位請求論文VHDL을 이용한 디지털시계 설계(Design of a Digital Clock using VHDL)2007年 11月 20日崇實大學校 IT大學情報通信電子工學部 ... 金應日學士學位請求論文VHDL을 이용한 디지털시계 설계(Design of a Digital Clock using VHDL)指導敎授 : 宋仁彩이 論文을 學士學位論文으로제출

논문 | 62페이지 | 4,000원 | 등록일 2010.12.21

다운로드 장바구니

이전10개 1 2 34다음10개

파워링크

신청하기