"전자회로설계레포트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 RLC 전전설2 BJT PSPICE 전자회로설계실습 전전설3 floyd 기초회로실험 시립대 전전설1 jfet 바이어스 회로 op-amp-rc filter 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계레포트" 검색결과 761-780 / 1,440건

BJT 바이어스 회로 설계 결과보고서

값을 만족해서 구성한 회로가 안정된 회로임을 확인할 수 있었다.(별지) 측정 Datasheet결과보고서 전자회로설계및실험1 실험일: 2016 년 5 월 9 일 ... 실험 제목 : BJT 바이어스 회로 설계요약문트랜지스터 2N3904를 이용하여 컬렉터 귀환, 이미터 바이어스, 전압분배기 바이어스 회로를 이론 값에 만족하기 위해서 설계하는 실험 ... 이었다. 컬렉터 귀환 구조와 이미터 바이어스 구조 설계 실험에서는 가변저항을 이용하여 VCE = 7.5V가 되도록 조절하여 사용하였다. 그리고 컬렉터 귀환 구조는 교재에서는 ICQ

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2016.06.19

다운로드 장바구니
병렬회로 설계실험

기초전자회로실험■ 병렬회로 설계실험□ 실험목적- 지정된 전압, 전류 및 저항조건을 만족하는 병렬회로를 설계한다.- 회로를 구성하고 시험하여 설계조건을 만족하는지 확인한다□ 실험 ... .00㎃1.5㏀3.8㏀7.5㏀15.0V14.8V지정된 전류 및 저항조건을 준뒤 그대로 병렬회로를 설계하고 회로가 설계조건대로 시행이 되는지 확인하는 실험을 했다. 저항값을{ R ... 부분 확인이 되는데 병렬회로를 설계하면서 저항수가 많아지고 열로 손실되는 부분으로 인해 값이 미세하게 차이가 생겼고 측정시에 미세한 움직임이 오차값을 발생하게 한 요인이라고 판단

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
Xilinx-ISE 응용 레포트 (7-segment)

디지털논리회로Xilinx-ISE 레포트주제 : Seven-segment분반: 2분반 화수목8Report주제로 7-segment를 선택한 이유는 저번에 multisim을 이용 ... 는 점 행렬에 비해 단순하기 때문에 전자 회로의 내부적인 수치를 보여 주는 데 자주 사용된다.7세그먼트 표시 장치는 7개의 선분(획)으로 구성되어 있으며, 위와 아래에 사각형 모양 ... 기 때문에 집적회로 설계자에 의해 디코더라는 이름이 붙여졌지만,실제로는 4비트 십진수를 7비트 코드로 변환하는 코드 변환기라고 볼 수 있다.각 세그먼트가 빛을 내느냐 내지 않느냐, 2

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2017.06.28 | 수정일 2018.04.21

다운로드 장바구니
논리회로실험 예비보고서6

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015년 10월 16일과목명: 논리회로실험교수명: 최연익분 반: 금 8 ... 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치 ... lock 신호를 논리곱하여 두 신호 모두 ON 되었을 경우에 동작하도록 설계되어있다. 또한 두 소자 모두 전원이 있을 때만 정보를 보관하는 휘발성 기억소자이다. Flip-Flop

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2017.03.09

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
JFET 바이어스 회로 결과보고서

이 0이아닌 양수임을 확인할 수 있었다.(별지) 측정 Datasheet결과보고서 전자회로설계및실험1 실험일: 2016 년 05 월 16 일 ... 었었는데 한 두 자리 정도로 간략화 해서 계산하였다. 그래서 결과값이 단순하게 떨어진 것 같다.설계프로젝트 진행사항일단 브레드보드에 구성한 회로를 바탕으로 연결을 모두 해 놓은 상태이 ... 실험 제목 : JFET 바이어스 회로요약문이번 실험은 JFET의 고정 바이어스, 자기 바이어스, 전압 분배기 바이어스 회로를 분석하였다.앞 Chapter의 실험에서와 같이

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2016.06.19

다운로드 장바구니
JFET 바이어스 회로 예비보고서

%98%EA%B8%B0[2] HYPERLINK "http://cherryopatra.tistory.com/130" http://cherryopatra.tistory.com/130예비보고서 전자회로설계및실험1 실험일: 2016 년 5 월 16 일 ... 실험 제목 : JFET 바이어스 회로실험에 관련된 이론*Shockley EquationID = IDSS ( 1 - VGS / VP )²1. 고정 바이어스 회로Gate Bias라고 ... 부르며, 가장 좋지 않은 Bias 회로라고 할 수 있다. 소자와는 관계없는 일정한 바이어스 전압, 전류를 얻는 방법이다. 온도에 따라서 많이 변하기 때문에 안정한 동작을 기대

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.06.19

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름 ... 시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용.

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[통신시스템실습][삼보출판사][저자:임승각,정명덕,정영화] 반전증폭기, 비반전증폭기

REPORT통신회로설계이론및실습·반전증폭기·비반전증폭기교 과 목: 통신회로설계 및 실습담 당 교 수: 이행우 교수님학 과: 정보통신공학과학 번: 14102645이 름: 홍소영제 ... (Amplifiation:확대)하는 전자회로를 말한다. 여기서 신호를 구성하는 3요소인 진폭, 주파수 및 위상에서 주파수는 변화 없이 진폭만을 원하는 비율로 확대하며 위상을 180도 변화 ... Amplifier)①반전 증폭 회로를 제작한다.(R1=1kΩ,R2=10kΩ)②OP Amp가 적절히 동작하도록 7번핀과 4번핀에 +15V,-15V가 인가 되도록한다.③발생 신호의 주파수

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2016.11.19

다운로드 장바구니
[전기회로설계실습-설계실습 11 공진회로(Resonant Circuit)와 대역여파기 설계] 중앙대학교 전자전기공학부 2-2 A+ 예비보고서

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계설계실습계획서3.1 RLC직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C=0.01uF, 공진주파수 ... 직렬공진회로를 그리고 전달함수를 측정하기 위한 연결상태와 측정방법을 기술하라.위와 같이 설계하고 오실로스코프의 프로브를 알맞게 배치한다. function generator에서 출력 ... filter를 설계할 수 있다.병렬공진회로의 전달함수의 크기와 위상차는 다음의 식을 통해 구할 수 있다.H=| {V _{R}} over {V _{in}} |= {1} over

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.07.12

다운로드 장바구니
BUCK

전력전자REPORT.목 차1.Buck 컨버터 회로의 동작 원리 이해2.모드 해석에 의한 인덕터 전류 리플 유도3.커패시터 전압 리플 유도4.주어진 스펙을 이용한 L, C, 시비 ... 율, 동작주파수 설계5.설계된 파라미터를 이용한 Pspice 시뮬레이션 결과 및 분석6.분석 및 재설계:원하는 스펙을 얻을때까지 반복1.Buck 컨버터 회로의 동작 원리 이해Mode ... 을 이용한 L, C, 시비율, 동작주파수 설계-주어진 스펙입력 : DC 12V 출력 : DC 5V/4A인덕터 전류 연속출력 리플 전압 실효치 10mV 이하Vpp=14.14mV이하Vp=7

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2015.12.15

다운로드 장바구니
[전기회로설계실습-설계실습 8 인덕터 및 RL회로의 과도응답 (Transient Response)] 중앙대학교 전자전기공학부 2-2 A+ 예비보고서

설계실습 8 인덕터 및 RL회로의 과도응답 (Transient Response)설계실습계획서3.0 Time constant가 10us인 RL 직렬회로를 설계하여 제출하라.실험 ... 준비물에서 인덕터는 10mH이므로 L/R이 10us가 되기 위해서는 1kΩ인 저항을 사용하여 위와 같이 설계할 수 있다.3.1 Function generator(+) - 저항 ... ? 인덕터(10mH) - Function generator(-)의 순서로 연결된 회로에서 time constant를 10us로 하고자 할 때 저항을 계산하라. Function

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.12

다운로드 장바구니
JFET 바이어스 회로 설계 예비레포트

전자회로 실험예비 레포트학번 : 2010709295이름 : 이윤철담당교수님 : 정영철 교수님실험 : JFET바이어스 회로 설계목적- 주어진 바이어스 조건에 맞는 자기 바이어 ... 스 JFET 회로를 설계한다.- 주어진 바이어스 조건에 맞는 전압 분배기 바이어스 JFET 회로를 설계한다.- 이 두 회로를 테스트하고 필요하면 다시 설계 한다.실험소요장비① 계측장비 ... . 실험순서1. IDSS 와 VP 결정이 절에서는 설계에 쓰이는 JFET의 IDSS와 VP를 측정한다.a. 그림 14-1의 회로를 구성하고 , 저항 RD의 측정값을 결정한다.b. VGS

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2015.05.25

다운로드 장바구니
경영전략 과제 삼성전자의 반도체 산업분석

report삼성전자의 반도체사업 분석과목: 경영전략론담당교수:학과: 경영학학번:이름:제출일:삼성전자의 반도체 사업외국과 비교하여 우리나라가 내세울 수 있는 장점을 말하라고 질문 ... 으로 예상억시킬 수 있는 초대규모 집적 회로(VLSI)이다. 삼성이 미국 Micron Technology에서 칩 설계기술을, 또한 일본에서 Sharp에서 공정기술을 도입하여 개발한 64K ... 한다면 열에 아홉은 반도체라는 말이 나올 거라고 확신한다. 그만큼 반도체는 삼성전자를 앞세운 오늘날 메모리분야에서 세계 최강의 반도체산업 입국으로 부상하여 세계시장을 선도하고 있

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2018.06.11

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. Verilog HDL실험 날짜2016. 9. 26학번이름Professor조교실험 소개실험 목적HDL(Hardware ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Description Language)를 이용한 AND 및 NAND Gate 설계를 해보고, Verilog HDL 문법을 익힌다.실험에 필요한 배경 지식Verilog HDLHiLo

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전기회로설계실습-실습10(RLC 회로의 과도응답 및 정상상태응답)-결과보고서

설계실습 10. RLC 회로의 과도응답 및 정상상태응답요약RLC 회로의 과도응답 및 정상상태응답에 관한 실험을 하였다. RLC 회로를 구성하고 Function generator ... 회로의 과도응답과 정상상태의 응답에 대해 실험을 해보았다.2. 설계실습 결과4.1 그림 1과 같이 회로를 구성하라. 입력을 사각파(0 to 1 V, 1 ㎑, duty cycle ... 에는 Function generator에서 정현파를 보내준 후 가변저항을 4 ㏀으로 고정한 뒤 R, L, C에 걸리는 전압과 위상차이를 관측하는 실험을 하였다. 또한 RLC의 회로

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.24

다운로드 장바구니
전기회로설계실습 실습10(RLC 회로의 과도응답 및 정상상태응답) 예비보고서

설계실습 10. RLC 회로의 과도응답 및 정상상태응답1. 목적 : 저항, 인덕터, 커패시터로 구성된 RLC회로의 과도응답 및 정상상태응답을 이해하고 실험으로 확인한다.2. 실험 ... 저항(20 ㏀, 2 W) : 2개커패시터(10 ㎋ ceramic disc): 2개인덕터(10 mH 5 %): 2개3. 설계실습 계획서3.1 RLC 직렬회로에서 R = 500 Ω, L ... ㎐3.2 위의 회로에서 입력이 사각파(0 to 1 V, 1 ㎑, duty cycle = 50 %)인 경우 입력을 기준으로 R, L, C에 걸리는 전압파형을 시뮬레이션 하여 제출하라.→ 위의 회로를 보면 0

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

다운로드 장바구니
쌍극성 접합 트랜지스터 특성 예비보고서

~khyoo%2Flecsub%2Fael2-transistor.hwp&usg=AFQjCNG5HpsCZQU4-ZmQlSiirX0Q73kkSg예비보고서 전자회로설계및실험1 실험일: 2016 년 4 월 11 일 ... ) 도식도와 (b) 회로기호Emitter와 base 사이에 순방향 전압을 걸면 다이오우드에서와 마찬가지로, p형에서 n형으로는 정공이 주입되고 또 n형에서 p형으로는 전자가 주입 ... 는 emitter 접합에 걸린 순방향 전압에 의해 주입된 정공과 전자에 의해 형성되는데, pnp 형의 경우에는 정공에 의한 전류가 훨씬 크도록 transistor가 설계

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.06.18

다운로드 장바구니
쌍극성 접합 트랜지스터 특징 결과보고서

Datasheet2N3904 Transistor2N3906 Transistor결과보고서 전자회로설계및실험1 실험일: 2016 년 04 월 11 일 ... 았다. 처음에는 회로 구성을 잘못한 줄 알고 다 뽑았다가 다시 처음부터 연결해서 측정을 해 보았는데도 계속 8 이상부터는 값이 증가하지 않았다. 이상하게 느껴서 조교님께 여쭈어 보 ... 았더니 조교님이 우리 조 말고 다른 한 조도 똑 같은 현상이 나타난다고 했는데 회로 구성에는 이상이 없어서 조교님도 이유를 잘 모르겠다고 하셨다. 그래서 한번에 3개의 결과치 밖

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2016.06.18

다운로드 장바구니
OPAMP-1

omponent에 의해서 설정되기 때문에 회로 설계에서 인기가 있다. 연산증폭기는 오늘날 가장 널리 쓰이는 전자 부품 중의 하나이며, 소비자 디바이스, 산업용 디바이스, 공학 ... 는 다양한 종류의 전자 회로에서 중요한 구성 요소이다. 연산증폭기는 이득과 같은 최종 요소의 특성이, 온도 변화와 op-amp 자체의 불 균일한 제조상태에 거의 의존하지 않고, c ... 어 Inverter amplifier add circuit을 설계해 보았다. 또한 입출력 값의 1:1:1 가산을 보기 위하여 회로도에 나와있는 4개의 모든 저항의 값을 동일하게 하

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니

이전10개 34 35 36 37 383940 41 42 43 다음10개

파워링크

신청하기