"NAND게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리설계 레포트 nand 게이트 비동기식 카운터 clk 논리함수 래치와 플립플롭

판매자 표지는 다운로드시 포함되지 않습니다.

"NAND게이트" 검색결과 741-760 / 1,690건

논리회로 결과레포트

결과와 같은가? 현재 실험실에서 보유하고 있는 IC 7404 가운데 불량이 많다는 보고가 있다. 7404를 대체하기 위해 IC 7400(NAND 게이트)를 사용할 수 있 ... 다. IC 7432가 당장 필요한데 구하지 못했다고 가정해보자. AND 게이트와 INVERT 게이트(또는 NAND 게이트)를 조합해서 OR 게이트를 만들 수 있을까?입 력출 력단 자 ... 를 가했을 때 F 출력 전압을 확인하라. 왜 이렇게 되는지 설명해보라. 이런 동작을 하는 회로를 INVERT(NOT)게이트라고 부른다.Vcc에 5V를 가해주을 때, F에 0V가 측정

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.04.08 | 수정일 2014.04.29

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

실험 14D래치와 D플립플롭실험 목표래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.4개의 NAND 게이트와 하나의 인버터로부터 게이트 ... NAND 게이트7404 6조 인버터7474 2조 D 플립플롭저항 : 330Ω 2개, 1.0kΩ 2개이론 요약지금까지 본 것처럼 조합논리(combinational logic) 회로 ... , NAND 게이트 두 개나 NOR 게이트 두 개로 만들 수 있다. 이전 조건을 기억하는 능력은 부울 대수로 쉽게 증명된다. 예를 들어, 그림 14-1은 NAND 게이트로 구성된 S-R

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
기본논리게이트 결과보고서

Logicworks simulationNOT 게이트AND 게이트OR 게이트NAND 게이트NOR 게이트XOR 게이트NAND 게이트의 응용NOR 게이트의 응용XOR 게이트의 응용XOR게이트의 응용XOR 게이트의 응용

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.03.29

다운로드 장바구니
Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

시스템은 조합 논리 회로와 기억소자로 구성됨.가장 많이 사용되는 기억소자가 플립플롭.래치(LATCH)2개의 NAND 게이트 게이트로 구성된 래치의 동작2개의 NOR 게이트로 구성

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
아주대 논리회로실험 실험결과7 복호기와 부호기 (Decoder & Encoder)

ode로 인코딩 시키는 실험을 했다. 회로구성을 살펴보면 먼 저 십진수 입력으로 0~5까지 6가지의 입력을 만들고 그 입력단들에 인버터를 달아주고 4Input NAND 게이트를 이용 ... 의 파형2) 출력 A’의 파형3) 출력 B의 파형4) 출력 B’의 파형7420의 NAND gate의 4, 5번 핀은 연결하지 않고 다음의 파형을 그림 3에 그리시오.5) 핀 1에 A ... ’, 핀 2에 B’를 입력한 NAND gate의 6번 핀 출력파형6) 핀 1에 A, 핀 2에 B’를 입력한 NAND gate의 6번 핀 출력파형7) 핀 1에 A’, 핀 2에 B

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
판매자 표지

디지털실험및설계 결과6(복호기와 부호기)

게이트 3핀 짜리가 없어서 NAND게이트 3핀 짜리와 NOT을 이용하여 작동을 시켰다.또 회로를 보면 1자리 display D 앞에 NOT이 붙어 있는데 있으면 정상적인 값이 출력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
기초회로실험 카운터, 시프트 레지스터 결과보고서

: 실험1)에서는 그림과 같이 74LS00게이트(NAND)를 이용하여 회로도를 구성하고, 스위치에 따른 동작을 알 수 있었다.스위치1:ON / 스위치2:OFF 이면 첫 번째 NAND ... 게이트에서는 다른 NAND게이트의 출력 신호와 상관없이 출력 값은 ‘1’이 되고, 두 번째 NAND게이트의 입력은 첫 번째 NAND게이트의 출력값 ‘1’과 전원과 연결된 ‘1’이 ... 입력되므로 출력값은 ‘0’이 되며, LED1:ON / LED2:OFF 가 나타난다.스위치1:OFF / 스위치2:ON 이면 두 번째 NAND게이트에서는 다른 NAND게이트의 출력 신호

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.12.03 | 수정일 2013.11.09

다운로드 장바구니
디지털실험 13예비 비동기 계수기

기를 mod-n 카운터라 한다.은 비동기식 1-진 계수기의 한 예를 보여준다. 4개의 플립플롭을 직렬로 연결하여 모두 16개의 이진수를 나타낼 수 있는데 NAND 게이트를 사용 ... 하여 10진 계수기화한다. 10번째 클럭펄스가 들어오면 원해 출력이 Q4～Q1=1010이 되는데, Q2와 Q4의 출력을 NAND 게이트에 입력함으로써 그 순간 NAND 게이트의 출력 ... 가 1이 되고 b가 아직 1이 되기 전의 아주 짧은 순간 1000이다. 이걸 nand해서 클리어가 동작되면 0000으로 돌아가기 때문에 오류가 난다.애초에 7까지만 표시하면 되

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.09.30 | 수정일 2014.11.11

다운로드 장바구니
[디지털공학 및 실험] 실험1 : 논리 게이트의 동작

게이트의 동작1. 실험 목적① AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득한다.② 부울 대수를 사용한 논리회로 ... 을 반전하여 출력하는 논리연산 기능을 갖는다. 즉, 입력의 논리값이 모두 0이면 1을 출력하며, 입력이 1이면 0을 출력한다.NAND 게이트NAND(NOT AND) 게이트는 AND ... 교과목명: 61518A (01)디지털공학 및 실험페 이 지:5page실험일자:2013. 9. 9시 간:15:30~17:30실험 1 : 논리게이트의 동작과제제출일정레포트순번#1요청

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.09.20

다운로드 장바구니
아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서

하시오. 또한, CMOS NAND 게이트와 NOR 게이트의 회로도를 그려 보시오.CMOS Inverter의 동작 및 특성입력이 “1”이면- NMOS on, PMOS off- 출력 ... 가 없음- 저전력- 노이즈에 강함CMOS NAND 게이트의 동작 및 특성A와 B가 모두 “1”인 경우- 두개의 NMOS가 ON- 출력은 “0”A와 B중 적어도 하나가 “0”인 경우 ... 며, PMOS network은 NMOS의 dual이다.CMOS NOR 게이트의 동작 및 특성A와 B 두개 중 적어도 한 개가 “1”인 경우- PMOS network off- NMOS

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
디지털로직실험 8장 논리 회로 간소화

구성 밑 테스트.□ 회로 내의 ‘결함’에 대한 영향 예측● 사용 부품7400 NAND게이트LED저항:330Ω 1개, 1.0㏀ 4개4조 DIP스위치 1개● 실험 순서BCD 무효코드 ... 가 단지 두 개의 게이트만 사용하여 설계가 가능하지만 사용하는 IC가 서로 다르다. 따라서 NAND 게이트의 범용 게이트(universal gate) 특성을 이용하면 OR 게이트 ... 를 세 개의 NAND게이트로 대체할 수 있다. 이렇게 하면 한 개의 IC(4조 7400)만 사용하여 회로 구성이 가능하게 된다. 그림 8-4에서 OR 게이트를 세 개의 NAND 게이트

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
카운터 예비보고서

Q_1 Q_0는 0101이 되어야 하지만, 이 순간 NAND 게이트의 출력이 0이 되므로 이것이 되먹임되어 결국 모든 플립플롭들을 해제(clear)시켜 초기상태 0000으로 되돌아가게 된다. ... 하게 동작한다. 그림 4에 보인 것과 같이 앞단의 출력Q들을 모두 모아 AND 게이트로 묶어서 다음 단의J와K입력에 동시에 넣어주고, 클럭 펄스를 모든 플립플롭에 연결시키면, 곧 동기 ... 의 입력과 출력을 AND 게이트로 모아서 다음 단 플립플롭의J와K입력으로 넣어주도록 구성된 회로가 리플 캐리(ripple carry)카운터이다. 그림 5는 리플 캐리 카운터 회로

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.12.20

다운로드 장바구니
실험5예비_DEC&ENC

디코더와 m개의 OR 게이트로 만들 수 있다.3) 기타 디코더디코더 중 구동입력을 가진 것도 있는데,이것은 AND게이트 대신 NAND게이트로 구성되어 있다. NAND 게이트 ... 는 OR 게이트로 구성되며, 디지털 전자회로에서 어떤 부호 입력 신호를 다른 부호 출력 신호로 바꿔주는 역할을 한다. 이러한 Encoder의 기능을 Encoding이라고 하

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
볼 대수와 드모르간의 법칙

실험2. 불 대수와 드모르간의 정리① 7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아래 회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 ... 하고 4개의 NAND 게이트를 이용하여 아래 회로를 구성한다. 7400의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B의 상태를 표와 같이 변화시키면서 X ... 이 나온 것을 확인할수 있었다.② 7402 IC 핀 배치도를 참조하여 4개의 NOR 게이트 중 2개를 선정하여 아래 회로를 구성한다. 7402의 7번 핀은 접지하고, 14번 핀은

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.01.28

다운로드 장바구니
3D NAND

형 보조 기억 장치와 구조가 유사하다.*낸드(NAND)형비트 선과 접지선 사이 셀이 직렬연결 방식이다.(NOR병렬연결)해당 블록으로 이동 후 직렬 연결된 각 셀에서 순서 ... , 후자의 경우에는, 삼성이나 도시바가 NAND 플래시메모리의 3차원화를 추진하고 있다. 트랜지스터와 전하 축적부로 구성되는 셀을 3차원 적층하는 방식이다. 도시바는 셀의 전체 층 ... 었다.*NAND플래시의 3차원화NAND 플래시 메모리의 미세화 한계를 돌파하는 기술의 후보로 3차원화 (3D NAND)가 있다. NAND플래시 메모리의 메모리 셀은 셀 문자열이

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2013.06.30

다운로드 장바구니
연세대학교 특기자 합격 자소서

, OR, NAND등의 논리 게이트를 이해하는데 그리 걸리지 않았고 그 결과 CELLO의 원리를 보다 잘 이해할 수 있었습니다.이러한 그동안의 컴퓨터, 암호학 관련한 자율적인 공부

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2020.01.11 | 수정일 2021.05.31

다운로드 장바구니
회로설계 - Nand Gate만을 이용한 Full Adder 설계

< Nand Gate만을 이용한 Full Adder 설계 >>1. 목적? Full Adder을 nand gate만을 이용하여 설계한다.? Full Adder을 사용하여 hw1 ... 를 설계하였다.=>위의 설계된 Full adder를 nand-nand의 형태로 다시 설계 하였다.2)Full adder를 이용하여 hw1을 설계-입력 x,y에 대한 출력 c에 대한 ... Adder의 동작에 맞는 것을 확인 할 수가 있다.※위의 Full Adder의 timing diagram을 보면 출력인 S는 nand gate를 6번을 통과하기 때문

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2008.05.12 | 수정일 2019.04.12

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

4개의 2-Input NAND Gate가 필요한데 74HC00 칩 하나에 4개의 NAND 게이트가 존재하므로 한 개의 74HC00칩으로 회로를 구성하였다.- LED와 연결된 주황 ... 에서 R 대신{bar{S}}가 입력되는 회로이다. 즉 NOT 게이트 하나가 추가 된다.- 예비보고서의 결선도에서Q와{bar{Q}}가 표시가 안되어 있는데 S-R래치에서와 같은 각각 ... 은 입력 D 이다.- 오른쪽V _{CC}와 GND 라인에서 흰선은 클럭 C 이다.2. 실제 실험결과 < 1, 0 / 1>3. 실험 결과 분석게이트로 만든 D 래치와 다른점은 바로

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
디지털실험 한학기 예비&결과 모음

회로이다. A와 B둘 중 하나라도 5V가 들어가면 저항에 5V가 걸리면서 출력이 5V로 출력될 것이다.이것을 이용하여 gate d latch를 만든다. 게이트 ... 지만 nand-nand의 2단으로 바꾸고 결과를 반대로 취해도 결과는 같다.시뮬레이션 결과이다. d가 1일때는 Q=1, 0일때는 0이 되는 D플리플롭의 동작을 보여준다. 하지만 이 ... 가 중요하므로 따로 표시했고 not소자를 사용했을 때는 지연시간이 충분하지 않은지 결과가 나오지 않아 nand소자를 이용했다. 회로 오른쪽을 보면 and를 이용하여 preset, c

Non-Ai HUMAN
| 리포트 | 1페이지 | 4,000원 | 등록일 2014.09.15

다운로드 장바구니
디지털실험 설계1 결과 7447소자의 등가회로 설계

대로 회로를 꾸민 사진이다. 위 사진처럼 왼쪽에 4개의 입력을 주고 각각 입력을 NOT게이트에 통과시켜서 필요한 입력8개(A~D`)를 만들어 줬다. IC소자는 7420박에 없어서 회로 ... 를 NAND-NAND식으로 바꾸고 입력이 2개나 3개밖에 안될 때는 남는 pin에 1을 입력하여 활용했다. 총 8개의 7420소자가 쓰였는데 사진에서 왼쪽의 4개가 위 회로의 왼쪽

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니

이전10개 33 34 35 36 373839 40 41 42 다음10개

파워링크

신청하기