"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 op 디지털 계산기 전전설2 atmega128 bjt 증폭기 and 회로 전자회로 de2보드 fpga 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 7,001-7,020 / 13,972건

SKT 합격 자소서 2015

회로, 마이크로 프로세스, 제어공학에서 배운 내용을 바탕으로 나만의 작품을 만들어 보고 싶어서 후배 4명을 모아 Soar팀을 만들었습니다. 아이디어 회의를 한 결과 임베디드 소프트 ... 이 아직도 기억에 남아있습니다. “we don’t have opening yet but you come here every day and I’m so impressed with you ... 습니다. 저의 이러한 자세를 통해 네트워크 R&D분야에서 다양한 각도로 문제점을 해석하고 좀 더 좋은 방향을 발전할 수 있도록 하겠습니다.5. 지원 분야에서 성과를 내는데 필요한 역량

자기소개서 | 5페이지 | 3,000원 | 등록일 2016.04.09

다운로드 장바구니
실험3결과[1].가산기와감산기

, 7400을 이용하여 반감산기를 구성하라.회로 SEQ 회로 \* ARABIC 5. 반감산기 with 7480&7486그림 SEQ 그림 \* ARABIC 5. 반감산기 출력 파형 ... URLJohn F.Wakerly, Digital Design Principles and Practices 4E, PEARSON컴퓨터의 논리회로 –http://nengjung.kit.ac ... 1. 실험 결과예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.회로 SEQ 회로 \* ARABIC 1. 반가산기그림 SEQ 그림 \* ARABIC 1. 반가산기 출력

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
[전기전자기초실험]7장 - 기본 논리 게이트 [예비&결과]

1. 게이트의 종류와 구현(1) AND 게이트- 직렬회로- 스위치 두 개가 모두 닫혔을 때(논리“1”)만 출력신호(Y) 가 ON이 된다.(2) OR 게이트- 병렬회로- 두 쪽 ... ) NAND 게이트- AND 회로에 NOT 회로를 접속한 AND-NOT 회로(5) NOR 게이트- OR 회로에 NOT 회로를 접속한 OR-NOT 회로2. XOR 게이트의 구현3. 부울 ... 의 입력 중 어느 한쪽이나 양쪽이 모두 ON일 때 출력은 ON이 된다.(3) NOT 게이트 (=인버터)- 입력이 0 이면 출력은 1, 입력이 1 이면 출력은 0이 되는 회로.(4

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.08

다운로드 장바구니
[A+] 응용공학실험 레포트_Arch Frame Structure Test

공학 실험 보고서( Arch Frame Structure Test )< 목 차 >1. 실험 목적2. 이론 해석 & 유한 요소 해석3. 실험 장비 & 재료4. 실험 방법 및 절차5 ... 만 아니라 Strain Gage 부착방법 그리고 이를 이용한 변 형률 계산 방법, 실험 보고서 작성 방법 등을 배운다.2. 이론 해석 & 유한 요소 해석(1) 한쪽 단 단순 지지AST ... -11} )E} =242348.8382 {P} over {E}3. 실험 장비 & 재료(1) MTS (Material Test System)MTS는 만능 재료 실험기로서 재료의 기본

리포트 | 17페이지 | 2,000원 | 등록일 2015.04.06

다운로드 장바구니
예비 실험 8. Output Stage

달랐다.2) CLASS-B Output Stage 검증- 회로 구성도Class-B Complementary BJT Output Stage- Setup & Measurement:DC ... 검증 (시뮬레이션) >1) Class-A Output Stage 검증- 회로 구성도Class-A BJT Output Stage with Emitter-Current Bias그림 8 ... -2의 회로에서, Q2와 관련된 회로들은 Q1output stage에 일정한 전류를 공급 하는 역할을 한다. R3와 R4는 D1과 Q2에 흐르는 전류를 동일하게 하도록 구성된다.저항

리포트 | 8페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
아주대 디지털통신시스템 SIMULINK 과제1[학점 A+]

었다.QPSK Modulator & Demodulator BasebandRaised Cosine Transmit FilterQPSK 이므로 Phase offset을 pi/4로 설정 ... 하고 Eyediagram 또한 Rolloff Factor에 따라 어떻게 바뀌는지 비교 분석하라.(E _{b} /N _{o} = 8dB로 고정하고 수행한다.)1)의 시스템 회로도에서 Raised ... 로 설정해주었다.코딩 & BER 값Rolloff factor에 따른 BER을 그래프Rolloff Factor00.51BER20 TIMES 10 ^{-4}3.1525 TIMES 10

리포트 | 7페이지 | 2,000원 | 등록일 2015.12.30

다운로드 장바구니
논리회로실험 실험10 converter 결과보고서

11주차 결과보고서실험 10 D/A & A/D converter▶실험과정 및 결과◈ 실험1 - DAC구성 사진 :- 74HC90, 74HC04, 74HC05, LM741, 가변 ... 저항을 사용하여 DAC회로를 구성하였다.- 74HC05는 open drain으로 작동한다.- Op amp의 역할 : 반전가산증폭기 카운터의 digital 출력에 따라 입력 전류의 크 ... 종류의 저항을 사용하기 때문에 표시저항 값을 정확히 읽어서 회로를 구성했다.- 실험과정Single pulse clock으로 single pulse를 가하여 D/A converter

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
공공보건의료조직(중앙보건행정조직과 지방보건행정조직)

..PAGE:1공공보건의료조직(중앙보건행정조직&지방보건행정조직)..PAGE:2우리나라의 보건의료 활동과 관련된 주요 정부기관은 보건복지부로서 이는 국민의 건강과 복지수준 향상 ... 에 관한 사항보건의료 연구개발(R&D)에 관한 사항..PAGE:25시·도 보건행정조직시·도 보건행정조직은 광역자치단체(서울특별시와 광역시 및 도)의 보건행정조직으로 중앙행정조직인 보건 ... 시와 의결기관인 시의회로 구성되어 있다.시장 아래 3부시장, 3실, 12국, 9관, 1단, 68과, 29개의 직속기관과 44개의 사업소로 구성되어 있다. 보건행정업무는 제1부시장

리포트 | 38페이지 | 13,000원 | 등록일 2016.05.27 | 수정일 2020.05.23

다운로드 장바구니
디지털 텀프 정환 디지털오르간

Term project - 디지털오르간과 목디지털논리회로실험학 과전자공학과요 일화요일조1조조 원담당교수담당조교Ι. 제목DIGITAL ORGAN (Using Counter with ... 이 모두 경과하여 down-counting의 결과가 0이 되는 순간에 counter와 주파수 분주회로의 enable이 0이 되도록 하여 operating을 멈추도록 구현하였다.※ 추가 ... 는 Digital Organ의 state machine의 Block Diagram이다.Ⅳ. Block Diagram & State Diagram그림 2 : Digital Organ

리포트 | 13페이지 | 1,000원 | 등록일 2013.01.24

다운로드 장바구니
만성폐쇄성폐질환(COPD) CASE STUDY

을 실험실에서 정한 튜브에 약 한 튜브 정도 모음2) 방사선 검사chest X-ray 검사에서 진행성 폐기종 환자의 흉곽→과팽창&횡격막 편평주로 PA view & lateral ... 된 폐 제거FEV1 최소한 75% 향상, 전폐용량(TLC)&잔기량(RV) 감소2) 호흡기능향상호흡법 : 횡격막 호흡(복식호흡), pursed-lip breathing 교육체위 : 직립 ... LC1. hypotrophy of left liver and hypertrophy of right liver- R/O hypogenesis of left liver2. right s

리포트 | 18페이지 | 2,000원 | 등록일 2015.06.14

다운로드 장바구니
[상위3% 학생의 레포트] ICU casestudy- Asphyxia, ARDS, Tb destroyed lung and old tuberculosis (+호흡기질병)

CASE STUDY대상자 진단명 : Tb destroyed lung and old tuberculosis, Asphyxia, ARDS※간호진단목록날짜번호간호진단20**.10 ... : 무교입원일자: 20**년 10월 11일입원경로: ? 병실 ? 응급실정보제공자: 스스로진단명 : Tb destroyed lung and old tuberculosis ... 의 일반적인 검사로 흉곽내의 병리적인 변화를 확인하기 위하여 실시함.적응증: 무기폐, 기흉, 폐렴, 분비물 과다, 종양과 혈괴의 증가 등결과&부작용- Tb로 인해서 오른쪽 폐

리포트 | 41페이지 | 2,500원 | 등록일 2016.02.15 | 수정일 2017.07.10

다운로드 장바구니
기초회로실험 예비 리포트 테브닌, 노턴정리

실험 4 Thevenin & Norton 정리1. 실험목적- Thevenin & Norton의 정리에서 등가회로의 개념을 이해하고, 이것을 회로 해석에 응용한다. 직, 병렬회로 ... . Thevenin & Norton 등가회로 상호변환- Thevenin 등가회로에서 Norton 등가회로로 바꾸는 것이나 반대로 바꾸는 것은 아래 그림과 같이 전원 변환기법으로 쉽게 상호 변환 ... 할 수 있다.그림 . Thevenin & Norton 등가회로- 위의 [Fig. 1]이 Thevenin의 등가회로이고 [Fig. 2]가 Norton의 등가회로 이다. 그림의 아래 식

리포트 | 5페이지 | 1,000원 | 등록일 2010.11.06

다운로드 장바구니
VHDL을 이용한 디지털시계설계

설계2-4. 오전/오후 표시 회로 설계2-5. 시간 설정 회로2-6. 7-Segment2-7. 애노드 공통형 & 캐소드 공통형3. VHDL을 이용한 디지털시계4. VHDL ... 의 동작원리에 대해서 이해하고, VHDL을 이용한 7-Segment 제어 방법을 익힌다.- 시계회로를 설계하면서 디지털 제어동작에 대한 이해를 좀 더 실용적으로 할 수 있으며 이것 ... 을 토대로 다른 것들을 응용하여 개발할 수 있다.- 또한 설계하는 과정에서 카운터, 플립플롭 등의 개념들을 이용하면서 회로 동작 이해.- 디지털시계의 구성요소를 살펴보면서 어떻게

리포트 | 31페이지 | 1,000원 | 등록일 2011.12.30

다운로드 장바구니
미생물의 산업적 응용 - 요구르트 만들기(사진포함) [ A+ 자료]

"http://terms.naver.com/entry.nhn?docId=293755&ref=y" 발효하여 에너지를 획득하고 다량의 락트산을 생성하는 Hyperlink "http ... ://terms.naver.com/entry.nhn?docId=294472&ref=y" 세균의 총칭이다. 그람양성을 나타내며 운동성이 없으며 혐기성이다. 여러 균종이 있으며 이들은 발육 ... kim milk powder, glucose, 향료-오렌지 향, 물 stirrer & stirrer bar, 유산균(Lactobacillus vulgaris)실험결과첫 째날 관찰 12

리포트 | 6페이지 | 1,500원 | 등록일 2014.01.17

다운로드 장바구니
플립플롭의 종류

게이트 회로 표시 기호 진리표- RS플립플롭▶2진법으로 표시되는 정보를 저장 했다가 클럭 펄스가 들어오면 이를 플립플롭의 출력에 전달▶클럭 펄스입력 CLK가 "0"의 상태에 있 ... 앞에 작은 동그라미가 있는 것은 부의 클럭펄스에 동작됨은 의미S RQ Q'0 0부 정0 10 11 01 01 1불 능회로 표시기호 진리JK Plip-Plop- JK 플립플롭JK ... ~는 K와 CP 입력을 AND시켜서 Q~의 전 상태가 "1"일 때만 다음 클럭 펄스 기간에 플립플롭이 클리어되게 하였다. 마찬가지 방법으로 출력 bar Q~는 J와 CP 입력 AND

리포트 | 4페이지 | 1,000원 | 등록일 2012.05.14

다운로드 장바구니
논리예비8 Counter

개시부터 정지까지의 사이에 입사하는 펄스수를 계수한다. 플립플롭 회로로 구성한 2진 계수기나 그 변형인 n진 계수기, 링 계수기 등이 있으며, 10진수로 변환하여 표시 ... 카운터(synchronous counter)라고 한다.- 가능한 출력의 개수에 맞추어 AND gate를 구성한다.- 각각의 AND gate는 결과에 맞추어 모두 다르게 구성한다. ... - Dual J-K Flip-Flop with Preset and Clear- Toggle 기능을 주로 활용- PR, CLR, J, K 핀을 모두 High 상태로 두고 CLK 신호

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
Xilinx사 ISE의 isim 시뮬레이션을 스크립트로 실행하는 방법

ISim 은 Xilinx 사의 ISE 에 내장된 HDL 시뮬레이터로서 Verilog & VHDL 언어로 설계된 디지털 회로의 레지스터 레벨 혹은 타이밍 시뮬레이션에 사용

리포트 | 17페이지 | 2,500원 | 등록일 2012.08.18 | 수정일 2014.08.19

다운로드 장바구니
포스코의 경영혁신 사례, 미얀마 포스코의 성공 사례를 중심으로

인 톰슨 로이터의 IP & 사이언스 사업부는 네 번째를 맞이하는 2014 Top Global Innovators[1] 의 발표를 통해 전세계 혁신 분야를 선도하고 있는 100대 ... AT&T위의 리스트를 유심히 보면 혁신적인 기업이 반드시 경영 실적도 뛰어나지는 않는다 라는 재미있는 사실을 발견할 수 있는데 일례로, 프랑스의 통신·네트워크 회사인 Alcatel ... 하였고, Altera의 경우 SOC·회로 설계에서의 매출 순위는 대만 기업인 Xilinx 에 그 왕좌를 넘겨 주었다고 해도 무방할 지경이다. 또한 Asahi Glass의 경우 의욕적으로 추진

리포트 | 12페이지 | 4,000원 | 등록일 2015.06.30

다운로드 장바구니
Darlington 회로

트랜지스터와 같은 저 소비전력현재의 증폭기 회로구조에 그대로 적용된다.구성 부품을 묶어 단일 소자로 반도체화가 가능하다...PAGE:4BJT& NPN DARLNGTON POWER ... ..PAGE:1달링톤 회로란?Q1의 이미터 전류가 Q2의 베이스 전류가 되독록 접속하고 Q1,Q2의 컬렉터를 같은 부하에 접속하도록 구성한 것.전류증폭률이 개개의 값이 거의 곱 ... 이 된다...PAGE:2증폭율..PAGE:3달링톤 회로의 특성고 입력 임피던스전압증폭 소자로서 동작한다.입력 대 출력의 넓은 범위의 직선성 증폭특성입력 대 출력의 빠른 응답특성

리포트 | 8페이지 | 1,500원 | 등록일 2011.03.11

다운로드 장바구니
[디지털논리회로실습] 기본논리회로

하여 게이트 4개 중 1개를 선정하여 그림의 AND 게이트 회로를 구성한다. 7408의 7번 핀은 접지하고, 14번 핀은 +5V 전압을 인가한다. 1번 핀과 2번 핀에 입력신호를 넣 ... 실험1. 기본 논리게이트1. 7404 IC 핀 배치도를 참조하여 게이트 6개 중 1개를 선정하여 그림의 NOT 게이트 회로를 구성한다. 7404의 7번 핀은 접지하고, 14번 핀 ... 핀 배치도를 참조하여 게이트 4개 중 1개를 선정하여 그림의 OR 게이트 회로를 구성한다. 7432의 7번 핀은 접지하고, 14번 핀은 +5V 전압을 인가한다. 1번 핀과 2번 핀

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.25

다운로드 장바구니

이전10개 346 347 348 349 350351352 353 354 355 다음10개

파워링크

신청하기