"논리회로설계실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 601-620 / 2,275건

물리학2 과정 생활기록부 기록(세특, 세부능력 특기사항)

와 재질에 따라 물이 끓는데 걸리는 시간을 비교하는 실험을 설계하였음. 실험들 중 ‘반쪽 스테인리스 냄비로 달걀 익히기’가 인상적이었음. IoT를 이용한 인덕션 레인지의 아이디어 ... X, Y축 위치를 추적하여 운동을 분석함. 속도와 가속도를 구하고 2차원운동을 분석하는데 뛰어난 자질을 지님. 일반상대성 이론에서 플래시 실험인 아인슈타인의 원 실험을 통하 ... 와 저항과의 관계를 탐구하였음. 컴퓨터 프로그래밍에 관심이 많아 물리 시뮬레이션에 원리에 대한 질문을 수업시간에 하였음. 논리를 이해하고 물리 법칙을 이해하는 사고력이 뛰어난 학생임

서식 | 4페이지 | 1,000원 | 등록일 2021.03.22

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서7

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험7 ... (Q(t-1))를 유지하도록 하기 때문이다.? 실험 결과회로도결선도? LED를 밑에서 오른쪽으로 옮긴 것을 제외하곤 결선도와 같게 회로를 구성했다.결과OE0=1, OE1=0, In ... . R.2. RAM의 종류와 기본적 동작원리에 대해 이해한다.3. RAM이 어떻게 이용될 수 있을지 생각해본다.1) 실험 과정 및 결과실험1? 예상 결과READWRITEOUTPUTOE

리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

VHDL을 통해 구현한 ShiftRegister 실습보고서

1.목적(Purpose)이번실습은 FlipFlop을 이용한 Shifter을 설계하는 것으로, Clock과 Enable 그리고 mode에 따라 각각 다른 동작을 하는 회로를 설계 ... 하는 실험이다. Latch와 flipflop의 차이점을 알아보고, register에 대한 개념을 정립한다. 실습으로는 Shift register을 설계하며, circular ... 하도록 한다. 또한 rising edge방식을 채택하여 클럭이 rising 될때마다 작동하는 회로를 설계한다.2. 배경이론(Background)1)S-R LatchS-R Latch

리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
한양대학교 편입 학업계획서

의 회로에 대한 교과 과목으로 회로이론, 논리회로, 전자회로를 수강함으로써 회로의 기본동작에 대해 공부했습니다. 그리고 ‘전기전자기초실험’에서는 OrCAD와 PSpice를 활용 ... 해 회로의 설계도를 직접 짜고, 각 부품들의 특징을 이용해 이론으로만 배운 클리핑*클램핑 회로, Op Amp회로, BJT 회로 등을 직접 구현하는 것도 흥미로웠습니다.관련 기술들에 대한 ... 한 경험을 기술하시오.전적대에서 전기전자공학부를 전공하여 1학년 때는 미적분학, 프로그래밍 등의 공학의 기초를 쌓고 2학년때는 신호 및 시스템, 전자회로, 회로이론 등의 과목을 공부

자기소개서 | 2페이지 | 3,000원 | 등록일 2022.01.03 | 수정일 2022.10.01

다운로드 장바구니
서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-03 Basic Gates in Verilog작성일: 20.10.021. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 시킬 수 있다. 초기 설계과정에서 오류 수정이 용이하고 합성에 의한 회로 생성 및 설계 변경 역시 쉽다. 또한 상위 수준의 설계가 가능하고 다양한 설계기법 검색에 의해 최적화에 도달

리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

경기과학고등학교(과학영재학교) 자기소개서

로 프로젝트를 진행했습니다. 저는 빛의 굴절, 파장 이론 등을 조사하고 직접 아두이노를 활용하여 간단한 센서 장치를 조립했습니다. 자료 수집부터 회로 구성, 결과 분석까지 모든 과정 ... 을 주도적으로 수행했고, 특히 파장 간섭에서 예기치 않은 오류가 발생했을 때 기존 회로 대신 반사면을 변경하는 방식으로 해결했습니다. 이 경험은 저의 창의적인 문제해결력과 융합 ... 으로 활동하며 공동체 내 협력과 봉사의 중요성을 체감했습니다. 저희 동아리는 지역 어린이들을 대상으로 '찾아가는 과학 교실'을 운영했는데, 저는 기획부터 실험 시연까지 총괄 역할

자기소개서 | 3페이지 | 3,000원 | 등록일 2025.05.11 | 수정일 2025.05.13

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 전자회로실험 설계보고서1

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 전자회로실험교수명:조교명:분 반:학 번:성 명:전자공학부설계1 ... S 100% = 0.943%의 작은 오차를 갖는다.(설계제안2)1) 회로가 평형만 이루면 되므로 입력 전압의 피크값은 중요하지 않다. 하지만 전류 사용을 최소화 하는 것이 설계 ... 하는 방기 위해 LPF를 두었으며 전력손실을 줄이고 다시 궤환시키기 위해 Voltage Follower를 달아주었다. 제안서를 쓸 때는 이치에 맞는다 싶었지만 막상 실험을 해보니 논리

리포트 | 7페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
디지털 논리회로 실험 3주차 Encoder와 Decoder 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : Encoder 과 Decoder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 ... ’이 되어 출력값은 숫자 7이 나오게 된다.사진 5. 4.1.3 실험2. 응용 실험(1) [그림 2]의 부호기 회로에 두 개 이상의 입력이 1인 경우 중 한 가지를 골라 어떤 일이 ... 일어나는지 실험해보시오.이번 실험은 부호기 회로의 특성을 이용하여 여러 개의 입력이 1일 경우에 대해 실험하는 시간이다. 실험에서 A3,A1,A0 중 두 개 이상의 입력이 1인

리포트 | 12페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_4주차 예비보고서_A+

디지털 논리실험 및 설계 4주차 예비보고서실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.멀티플렉서는 여러가지의 입력 가운데 하나를 골라 그대로 출력하지 ... 되는 것이다. 이를 표로 정리하면 다음과 같다.1.6 응용 실험 (2)가 4-to-1 멀티플렉서로 동작하는 원리를 자세히 서술하시오.응용 실험(2) 회로에는 3-INPUT AND ... 1일 때 D3 값이 출력되는 것을 볼 수 있다.이 회로의 진리표는 다음과 같다.기본 실험(1)과 같은 것을 볼 수 있다.

리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

2025년 건국대학교 전기전자공학부 편입학 자기소개서

에는 클럭의 타이밍 문제를 해결해야 했으며, 계층화되지 않은 설계의 문제로 어려움을 겪었습니다. 이를 해결하고자 ‘디지털 논리 회로’와 ‘컴퓨터 구조’에서 배운 내용을 바탕 ... 에 디지털 시계를 성공적으로 완성할 수 있었고, 동아리 프로젝트 대상을 수상했습니다. 이 경험은 회로 설계의 기본 원리를 깊이 이해하고, 팀워크와 문제 해결 능력의 중요성을 체득 ... 었습니다. 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람 기능이 추가된 디지털 시계를 설계하는 프로젝트를 진행했습니다. 프로젝트 초기

자기소개서 | 2페이지 | 4,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

이화여대 전기전자공학부(전전) 추가합격 자기소개서

의 설계 구성에 기초가 되는 ’회로이론‘과 ’디지털 공학‘을 수강할 것입니다. 이후 ’신호 및 시스템‘, ’통신 이론‘ 과목을 중점으로 주파수 영역의 해석과 통신 방식에 관한 공부 ... 에 적극적으로 참여할 것입니다. 이론에 관한 지식을 기반으로 IoT 기술과 결합한 디지털 회로 설계 프로젝트를 진행하고 싶습니다. 전적대에서의 설계 경험과 이화여대에서 새롭게 배운 ... 을 통해, 배우고 느낀 점을 기술하시오. (1,000자 이내)디지털 공학 과목에서 논리게이트의 기능과 회로 구성 방법 대해 공부하고 직접 결과 파형을 도출해보는 실습을 하

자기소개서 | 4페이지 | 7,000원 | 등록일 2022.12.29

다운로드 장바구니
기초전자회로실험1 4주차 예비레포트 논리회로의 기초 및 응용

논리회로의 기초및 응용 실험 목표 - 논리게이트 동작을 이해 - 범용 게이트를 이용하여 기본 논리게이트를 구성 -IC 칩 데이터시트를 보고 논리게이트 입출력 핀 배치를 이해 ... . 논리식의 boolean 대수기본법칙을 이해 2. 논리식의 간략화 논리회로 간략화 기본법칙 1 번식 회로 기본법칙 2 번식 회로 A+0=A A+1=1 A∙0=0 A∙1=A A+A ... -IC 칩의 최대허용전압 , 전류 이해 논리게이트 측정문제 NAND 게이트 NOR 게이트 A B X 계산값 측정값 0V 0V 5V 0V 5V 5V 5V 0V 5V 5V 5V 0V A

리포트 | 5페이지 | 1,000원 | 등록일 2020.10.07 | 수정일 2022.03.28

다운로드 장바구니
기초전자회로실험1 2주차 rlc 수동소자와 ttl ic 결렙

R.L.C 수동소자와 TTL IC 실험 목표 - 저항 , 커패시터 , 인덕터 특성이해 및 수치파악 - 데이터시트를 통한 TTL IC 논리게이트 구성 파악 ( 네이버 이미지 ... 들을 직접 연결해도 좋지만 옆 그림처럼 점프선을 이용해서 만들면 회로도 만드는데 훨씬 수월 합니다 . Ohm 의 법칙과 저항의 직렬 병렬 실험 목표 - Ohm 법칙을 통한 전압 , 전류 ... 이 625 Ω 이 되도록 병렬회로를 설계 임의의 서로 다른 저항 6 개를 사용하여 직 . 병렬 혼합회로 구성뒤 합성저항의 계산 값 , 측정값을 비교 병렬회로 1/ Req = 1/R1

리포트 | 4페이지 | 1,000원 | 등록일 2020.10.07 | 수정일 2020.10.12

다운로드 장바구니
판매자 표지

[공간정보공학과][대입][수시][대학 전공학과][학과소개][대학 학과가 보인다] 대학 <공간정보공학과> 소개 자료입니다. 개설 대학 및 졸업 후 진로와 고등학교 때 어떤 과목을 선택해야 하는지 상세히 설명되어 있습니다.

하면 학과 공부에 도움이 될 수 있고 컴퓨터 프로그래밍에 대한 기초지식이나 프로그래밍을 할 수 있는 논리적인 사고능력이 필요하다.?졸업 후 진로정부 기관, 공사, 일반 GIS와 정보 ... , 스마트그리드 엔지니어, 스마트도시전문가, 스마트 의류 개발자, 스마트재난관리전문가, 첨단농장구축과 신경 회로망연구원, 인공지능전문가, 정밀농업기술자, 정보보호 전문가, 정보통신 관련 ... 관리자, 정보통신상담원, 클라우드 시스템엔지니어, 통신공학 기술자나 연구원, 통신 기기 기술자, 통신 기술 개발자, 통신망 설계 운영기술자, 통신 설비 설치나 수리 원, 통신

리포트 | 2페이지 | 2,500원 | 등록일 2022.07.01

다운로드 장바구니
전기회로설계실습 실습1 예비 보고서

..FILE:Contents/section0.xml실험의 목적이 실험의 목적은 Digital Multimeter를 이용한 저항(2-wire 측정법, 4-wire 측정법), 전압, 전류 ... 의 측정방법을 익히고 DC Power Supply의 사용법을 익히는 것이다.2. 실험 준비물Function generator 1대DC Power Supply(Regulated DC ... . 설계실습 계획서[3.1 고정저항 측정][3.1-1] 주어진 상황은 DMM을 이용하여 저항(10k수식입니다.OMEGA, 1/4, 5%, 30개)를 측정하는 것이다.(a) 이를 위한

리포트 | 5페이지 | 1,000원 | 등록일 2024.08.13 | 수정일 2024.08.16

다운로드 장바구니
아두이노 복습 실험 예비보고서

교류 및 전자회로실험 예비보고서전기공학과 2017732038실험 회차 : 1실험명 : 아두이노 복습실험 1. 아두이노 복습1. 개요본 실험은 2-1학기 ‘전기및디지털회로실험 ... 되는 전압 및 최대 전류에 관한 정보와, LED 소자의 정보를 수집한 후 그 정보들을 토대로 다음 회로의 저항 값(또는 값의 범위)를 정하고 그 이유를 논리적으로 설명하시오. (그림 ... 아 LOW인 상태가 되고 스위치가 닫히면 모든 전류가 핀으로 흘러 HIGH인 상태가 된다.5. 실험 순서예제 코드 실행(1) 아두이노 보드와 주변 회로를 [그림 6]과 같이 연결

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.04 | 수정일 2021.04.08

다운로드 장바구니
[의대][수시][생기부]의대 합격 1학년 진로희망 및 진로활동 생기부

동아리활동33(아메바)(33시간) 동아리 활동의 실험을 설계하고 진행하여 과학적 사고능력을 키움. 에피네프린의 적용 여부에 따른 물벼룩의 심장박동 변화를 관찰하는 실험 중 물벼룩 ... 에 많이 활용되는 아두이노를 이용하여 회로구현을 하며 이를 블럭형 프로그래밍 언어인 스크래치로 제어함. 논리적 사고와 컴퓨팅적 사고가 가능하며 수위센서를 이용해 구현한 빗물감치자이를 실생활에서 응용할 수 있는 방법을 구상하는 등 다양한 회로 구현이 가능함. ... 를 알고자 인공세포막을 통해 투석의 원리를 이해하는 실험을 진행하여 확산을 통한 노폐물 제거에 대해 이해 함. 청색포도당용액을 시린지필터를 이용해 여과하는 실험을 통해 네프론이 노폐물

리포트 | 3페이지 | 2,000원 | 등록일 2022.12.23

다운로드 장바구니
10주차-실험21 예비 - 메모리 회로

2015년도 제2학기기초회로실험Ⅱ기초회로실험Ⅱ실험21. 메모리 회로담당교수 : 교수님학 부 : 전자공학부학 번 :이 름 :실 험 조 :제 출 일 : 2015. 11. 11실험제목 ... : 메모리 회로실험목적 : (1) ROM에 필요한 데이터를 반영구적으로 기억시키는 장치인 ROM Writer를 구성하여보고,실험을 통해 원리를 이해한다.(2) 메모리 어드레스 ... 가 전원을 끄기 전과 마찬가지로 유지되는지 확인한다.? SW 1과 SW 4를 LOW로, SW 2와 SW 3을 HIGH로 설정하고 출력을 확인한다.? 이 회로는 다음 실험단계

리포트 | 8페이지 | 1,500원 | 등록일 2020.10.02

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서6

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험6 ... 출력을 유지하는 결과가 나왔다.? 특히, S=R=C=1일 때, Q와 Q' 두 가지가 모두 1을 갖는 결과가 나왔다. 이는 유효하지 않은 값이다.이 회로를 이용하여 설계할 때, 입력 ... 을 구성할 수 있을 것이다.실험2-1결선도회로? 출력과 같이 회로를 구성하면서 편의를 위한 몇 부분을 제외하곤 결선도와 같이 구성하였다.결과D=0, C=1, Q=0, Q'=1D=1

리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트

Verilog Basic, FPGA시프트 레지스터 카운터예비레포트1. 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2. 관련 이론1) Verilog ... Basic, FPGA- Verilog의 구조(1) 시작부분 module의 선언module은 Verilog에서 기본 설계 단위이며 이를 통해 다른 모듈을 포함하는 계층적 구성을 할 ... 을 정할 수 없기 때문에 회로 합성에서는 적용되지 않는다.always:always block은 계속 실행된다. @뒤에 있는 ()속에 들어간 port의 변화가 있을 때마다 동작한다. 변화

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니

이전10개 26 27 28 29 303132 33 34 35 다음10개

파워링크

신청하기