"하드웨어"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

경영정보시스템 최신 컴퓨터 구조 atmega128 작품 운영체제 2장 인공지능대학원 최신해킹기법 컴활1급 필기 컴퓨터활용능력 아두이노 만보기

바로가기

하드웨어 독후감 - 하드웨어 관련 독후감 3건 제공

"하드웨어" 검색결과 41-60 / 37,507건

판매자 표지는 다운로드시 포함되지 않습니다.

장면 전환 기법을 이용한 동영상 검색 시스템의 하드웨어 구현 (Hardware Implementation of Moving Picture Retrieval System Using Scene Change Technique)

시스템을 하드웨어로 구현하였다. The multimedia that is characterized by multi-media, multi-features, multi ... familiar to human's perception than the other color spaces. Finally, the proposed retrieval system is implemented as hardware. 대한전자공학회 전자공학회논문지 - SP 김장희, 강대성

논문 | 7페이지 | 무료 | 등록일 2025.04.13 | 수정일 2025.05.09

다운로드
높은 처리량을 갖는 HEVC CABAC 복호기 하드웨어 설계 (The Hardware Design of a High throughput CABAC Decoder for HEVC)

본 논문에서는 높은 데이터 처리량을 갖는 CABAC 하드웨어 구조를 제안한다. 제안하는 CABAC 복호기는 데이터의 의존성을 유지하면서 한 사이클의 두 개의 bin을 처리 ... 었다. This paper proposes an efficient hardware architecture of CABAC for HEVC decoder. The proposed

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
H.264/AVC를 위한 디블록킹 필터의 최적화된 하드웨어 설계 (Optimized Hardware Design of Deblocking Filter for H.264/AVC)

가 가능하며 각 단계에 클록 게이팅을 적용하여 하드웨어 자원에 불필요한 전력을 감소시켰다. 또한, 적은 내부 트랜스포지션 버퍼를 사용하면서 필터링 순서를 효율적으로 개선하여 필터 ... 수행을 위한 메모리 접근과 수행 사이클을 감소시켰다. 제안하는 디블록킹 필터의 하드웨어는 Verilog HDL로 설계 하였으며 기존의 복호기에 통합하여 Modelsim 6.2g ... 4 time to one edge. So this paper proposes a optimized filter ordering and efficient hardware

논문 | 8페이지 | 무료 | 등록일 2025.04.16 | 수정일 2025.05.10

다운로드
연산기능을 갖는 새로운 진동성 신경회로의 하드웨어 구현 (Hardware implementation of a new oscillatory neural circuit with computation function)

연산기능을 갖는 새로운 진동성 신경회로를 설계하여 0.5 ㎛ CMOS 공정으로 칩 제작을 하였다. 제안하는 진동성 신경회로는 흥분성 시냅스를 가진 3개의 신경진동자와 억제성 시냅스를 가진 1개의 신경진동자로 이루어진다. 사용된 진동자는 가변 부성저항과 트랜스콘덕터를 이..

논문 | 6페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드
단위 모듈 기반의 하드웨어 중복구조 신뢰도 분석 도구 개발 (Development of Reliability Block Diagram Analysis Tool for H/W Redundancy Structure based on Unit Module)

높은 신뢰도를 요구하는 비행제어 시스템은 복잡한 중복구조로 구성된다. 이러한 중복구조는 시스템의 내고장성(fault tolerant)을 향상시킬 수 있다. 따라서 시스템 설계자는 다양하게 구성될 수 있는 중복구조의 정량적 데이터를 바탕으로 적절한 구조를 선택할 수 있다..

논문 | 7페이지 | 무료 | 등록일 2025.03.04 | 수정일 2025.03.06

다운로드
모바일 기기에 적합한 색상 기반 영상 검색 시스템 하드웨어 설계 (Hardware Design of Color-based Image Retrieval System for Mobile Devices)

가 있다. 본 논문에서는 모바일 기기에서 실시간으로 색상 기반 영상 검색을 수행할 수 있는 하드웨어 구조를 제안 및 구현하였다. 본 논문에서 제안한 하드웨어 구조는 기존의 모바일 ... , we have proposed and implemented a hardware architecture by accomplishing real-time color-based ... results show that the proposed hardware architecture reduces 99% processing time of image conversion

논문 | 7페이지 | 무료 | 등록일 2025.05.01 | 수정일 2025.05.15

다운로드
하드웨어 캐시 파티셔닝과 소프트웨어 캐시파티셔닝의 성능 비교 (Performance Comparison between Hardware & Software Cache Partitioning Techniques)

다. 이러한 구조에서는 프로세스간 성능 간섭 현상이 발생하게 되는데, 이를 방지하기 위해서 사용되는 캐시 파티셔닝기법은 소프트웨어적인 방법과 하드웨어적인 방법 크게 두 가지로 나누어진다 ... . 하지만 동적 캐시 파티셔닝시에 소프트웨어 캐시 파티셔닝 기법은 페이지 복사 오버헤드로 인해서 성능 향상을 기대하기 힘든데, 이에 반해서 하드웨어 캐시 파티셔닝은 이러한 페이지 ... 복사에서 자유롭다는 장점이 있다. 이 논문에서는 상용 프로세서 중에서 하드웨어적으로 캐시 파티셔닝 기능을 제공하는 AMD Opteron 프로세서에서 소프트웨어적 캐시 파티셔닝 기법

논문 | 6페이지 | 무료 | 등록일 2025.04.08 | 수정일 2025.05.08

다운로드
딥러닝을 하드웨어 가속기를 위한 저전력 BSPE Core 구현 (Implementation of low power BSPE Core for deep learning hardware accelerators)

본 논문에서 BSPE는 전력이 많이 소모되는 기존의 곱셈 알고리즘을 대체했다. Bit-serial Multiplier를 이용해 하드웨어 자원을 줄였으며, 메모리 사용량을 줄이 ... )를 적용해서 MOA의 자원 사용량 및 전력사용량을 줄였다. 따라서기존 MBS(Multiplication by Barrel Shifter)보다 하드웨어 자원과 전력이 각각 44%와 42 ... %가 감소했다. 또한, BSPE Core를위한 hardware architecture design을 제안한다. In this paper, BSPE replaced the

논문 | 6페이지 | 무료 | 등록일 2025.04.16 | 수정일 2025.05.10

다운로드
LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현 (Hardware Implementation of LSB-first Bit-SerialNormal Basis Multiplier)

정규기저는 제곱 연산이 저비용이기 때문에 2진체 원소의 표현에 널리 사용되고 있다. 본 논문에서는 유한체 의 정규기저에서 동작하는 LSB 우선 비트직렬 곱셈기를 설계하고 하드웨어 ... 기는 기존의 곱셈기에 비해 더 빠르게 동작하며 더 적은 하드웨어 자원이 필요하다. 제안된 곱셈기의 독특한 특징은, 임계경로지연이 기존의 곱셈기와는 달리 유한체 크기의 함수가 아니라는 점이 ... . The proposed multiplier is faster and requires less hardware resources as compared to previously

논문 | 7페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
판매자 표지

LG이노텍 하드웨어직 합격자소서

님들께서 가르쳐 주시는 어떠한 역량도 배울 수 있습니다. 이러한 역량을 바탕으로 하나의 완벽한 성과물을 이끌어 내기위해 수백 수천 번의 시도를 하겠습니다. 하드웨어 개발 연구원이 되어 세계에서 LG 이노텍이 전장부품 사업의 중심이 되도록 저의 능력을 펼치겠습니다.

자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.16

다운로드 장바구니
판매자 표지

LGCNS 하드웨어직 인턴 합격자소서

1.스마트 IT 인턴십에 지원하게된 동기를 기재하여 주십시오. [최대1000byte][ITP Technical Architecture]HW와 SW, 네트워크 분야의 다양한 지식 ... 을 기재하여 주십시오. [최대1000byte][HW+SW 융합형 인재]IT 분야의 전문성을 갖추기 위해 HW와 SW의 분야에서 다양한 노력을 해왔습니다.3학년 여름방학, 임베디드 ... 캠프에 참가하여 HW의 역량을 키웠습니다. FPGA Logic design 실습을 진행하면서 컴퓨터구조와 어셈블리어에 대해 배울 수 있었고, 학습한 내용을 키트 위에서 시연해 볼

자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.13

다운로드 장바구니
실시간 모바일 레이트레이싱 하드웨어를 위한 소프트 쉐도우 생성 기법 (A Soft Shadow Technique for a Real-time Mobile Ray Tracing Hardware)

그림자를 생성한다. 지금까지 이런 생성 방법은 처리해야할광선의수를증가시키기때문에성능저하의요인이되어왔다.제안하는소프트쉐도우생성기법과하드웨어구조는선택적 그림자 생성과 삼각형 주소 캐싱 ... 을 통해 샘플링에 의한 성능 저하를 최소화시킴으로써 이런 문제를 해결하였다. 제안된 하드웨어 구조는 모바일 레이트레이싱 하드웨어에 통합 가능한 수준이며, FPGA상에서 성능 평가 ... 되었다. 평가 결과제안된 기법의 성능은 4, 8, 그리고 16 샘플에 대해서 이전 기법 대비 평균 40%, 50% 그리고 56% 수준으로 향상 되었으며, 우리는 제안된 하드웨어 구조

논문 | 10페이지 | 무료 | 등록일 2025.05.01 | 수정일 2025.05.15

다운로드
GSM/GPRS용 MLSE 등화기의 소프트웨어/하드웨어 통합설계 구조제안 (A Software/Hardware Codesign of the MLSE Equalizer for GSM/GPRS)

있다. 이러한 설계방법을 이용하여 등화기의 효율적인 하드웨어/소프트웨어 통합 설계를 제안한다. This paper proposes a hardware/software c ... 본 논문에서 제 2세대 및 2.5세대 유럽 이동 통신 표준인 GSM/GPRS에서 사용하는 MLSE 등화기의 하드웨어/소프트웨어 통합 설계를 제시한다. 이를 위해 Viterbi ... 을 추정하였으며, 삼성의 0.5 ㎛ standard cell library (STD80)를 이용한 로직 합성을 통해 하드웨어 크기를 추정하였다. 이를 기반으로 연산 요구량이 많

논문 | 10페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드
합성곱 신경망의 추론 정확도 향상을 위한 하드웨어 구조 연구 (A Study on Hardware Architecture to Improve Inference Accuracy of Convolutional Neural Networks)

본 논문에서는 합성곱 신경망의 추론 정확도 향상을 위해 배치 정규화가 내장된 하드웨어 구조를 제안한다. 배치 정규화는 합성곱 신경망 각 계층별 데이터 분포를 정규화함으로써 추론 ... 정확도를 향상시키지만 평균 및 분산 등의 연산이 요구되며, 하드웨어 자원 사용량에 제한이 있는 경우 연산 정확도가 낮아지는 단점이 있다. 이에 본 논문에서는 연산 정확도 향상 ... 을 위해 추론 시 8비트 양자화 기법을 적용하고, 내부 컨트롤 신호를 활용하여 배치 정규화 연산이 생략 가능한 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 Verilog-HDL

논문 | 8페이지 | 무료 | 등록일 2025.04.28 | 수정일 2025.05.15

다운로드
내장형 AVTMR 시스템의 하드웨어 및 소프트웨어 신뢰성 분석 (Hardware and Software Dependability Analysis of Embedded AVTRM(All Voting Triple Modular Redundancy) System)

본 논문에서는 신뢰성을 평가하는 데 있어서 소프트웨어 및 하드웨어 측면을 고려한 통합된 마코브 모델링(Markov modeling)으로 AVTMR(All Voting Triple ... Modular Redundancy) 시스템의 신뢰성을 분석한다. 본 시스템의 모델링은 하드웨어 적인 접근은 고장율이 시불변 특성을 가지고, 소프트웨어 적인 특성은 시 가변 특성 ... 적인 특성을 소프트웨어 및 하드웨어적인 관점에서 고장율 따른 특성을 이해할 수 있게 된다. 이렇게 설계되고 평가된 시스템은 임베디드 통신 시스템, 항공기 등의 결함 허용 시스템

논문 | 7페이지 | 무료 | 등록일 2025.03.06

다운로드
JBIG2 심벌 ID 부호화를 위한 런코드 부호기의 하드웨어 구현 (Hardware Implementation of RUNCODE Encoder for JBIG2 Symbol ID Encoding)

본 논문은 팩시밀리를 위한 이진 영상 압축 표준인 JBIG2의 주요 구성모듈의 하나인 심벌 ID 코드 길이 부호화를 위한 런코드 부호기 IP를 하드웨어로 설계구현에 관한 것이 ... 다. VHDL코드 생성 및 하드웨어 합성을 위해서 ImpulseC Codeveloper와 Xilinx ISE/EDK 프로그램을 사용하였다. 합성된 하드웨어는 Xilinx사의 ML410 ... 개발보드의 Virtex-4 FX60 FPGA에 다운로드하여 성능평가를 수행하였다. 합성된 하드웨어가 FPGA에서 차지하는 면적은 전체 slice의 13%를 차지하였다. 동작 검증

논문 | 9페이지 | 무료 | 등록일 2025.04.18 | 수정일 2025.05.10

다운로드
NIDS를 위한 다중바이트 기반 정규표현식 패턴매칭 하드웨어 구조 (A Hardware Architecture of Multibyte-based Regular Expression Pattern Matching for NIDS)

최근의 네트워크 침입탐지 시스템에서는 침입이 의심되는 패킷을 나타내는 데 정규표현식이 사용되고 있다. 고속 네트워크를 통해서 입력되는 패킷을 실시간으로 검사하기 위해서는 하드웨어 기반 ... 하는 하드웨어의 구조와 설계 방법을 제시하고 이에 대한 패턴 매칭 회로 생성기를 구현한다. Snort규칙에 대해FPGA로 합성된 하드웨어는 n=4일 때에 규칙에 따라서 2.62～3.4배 ... time, we should perform hardware-based pattern matching using the configurable device such as FPGAs

논문 | 9페이지 | 무료 | 등록일 2025.03.02 | 수정일 2025.03.06

다운로드
비터비 복호 알고리즘 처리를 위한 DSP 명령어 및 하드웨어 회로 (New DSP Instructions and their Hardware Architecture for the Viterbi Decoding Algorithm)

본 논문은 비터비 복호(Decoding)를 DSP(Digital Signal Processor)에서 효율적이고 빠르게 구현 할 수 있는 명령어 집합 및 하드웨어 회로를 제안 ... 한다. 제안하는 하드웨어 구조는 기존의 DSP 칩에 비터비 복호 알고리즘의 연산 구조에 효율적인 명령어 및 이에 가장 적합한 연산 유닛의 배열과 데이터 패스 구조를 추가하여 비터비 복호

논문 | 9페이지 | 무료 | 등록일 2025.02.25 | 수정일 2025.03.06

다운로드
의자다리 결착용 하드웨어의 성능 및 디자인 개선에 관한 연구 (A Study on Functional and Design Improvements in the Fastening Hardware for Chair Legs)

본 연구는 의자의 조립 및 디자인구성요소의 하나인 결착용 하드웨어의 개선을 목적으로 한다. 본 개발연구는 하나의 완제품이 아닌 생산되는 모든 의자에 적용되는 부품의 하나로서, 그 ... 성, 심미성의 보완 및 향상이다. The purpose of this article is explore improvements in the fastening hardware ... product but a component part frequently utilized in all chair products. This hardware serves a very

논문 | 10페이지 | 무료 | 등록일 2025.03.04 | 수정일 2025.03.06

다운로드
하드웨어 성능 카운터와 디버깅 기능을 이용한 리코드-리플레이 방법 (An Efficient Record-Replay Mechanism using Hardware Performance Counters and Debugging Facilities)

하다. 이에 본 논문에서는 프로세서 하드웨어가 제공하는 성능 카운터와 디버깅 기능을 이용하여 인터럽트의 발생 시점을 정확하게 기록하고 재현하는 방법을 제안한다. In this ... interrupt-based replayer can be efficiently and effectively implemented by using hardware performance

논문 | 4페이지 | 무료 | 등록일 2025.04.15 | 수정일 2025.05.09

다운로드

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기