"출력파형"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전기회로설계실습 정류회로 결과 적분기 클램퍼 회로 오실로스코프 4번문항 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"출력파형" 검색결과 41-60 / 11,882건

판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 17. 미분, 적분 회로 결과보고서

I. 실험 의의(1) RC 직렬 미분회로에 구현파, 정현파, 삼각파 세가지 다른 파형을 회로에 인가한다. (2) 각각의 파형을 인가 후 입력파형과 저항에 걸린 출력파형을 비교 ... 한다. (3) 주파수를 점점 낮추면 입출력파형에 어떠한 변화가 있는지 확인해본다. (4) RC 직렬 적분회로를 구상하고 (1)의 세가지 입력파형을 회로에 인가한다. (5) 각각의 파형 ... 을 인가 후 입력파형과 커패시터에 걸린 출력파형을 비교한다. (6) 주파수를 점점 높이면 입출력파형에 어떠한 변화가 있는지 확인해본다.II. 실험 과정< RC 직렬 미분회로

리포트 | 11페이지 | 1,500원 | 등록일 2024.03.12 | 수정일 2024.03.19

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 17. 미분_적분_회로 예비보고서 (A+)

구형파와 저항에 걸린 출력파형을 그려라.(3) 주파수를 1 [kHz], 500 [Hz], 100 [Hz], 50 [Hz], 10 [Hz], 0 [Hz]로 변화시켰을 경우의 출력파형 ... 을 관측하여라.(4) 신호 발생기의 출력을 ±3 [V]의 진폭과 1 [kHz]의 주파수를 갖는 정현파를 발생하도록 하여 회로에 인가하고, 이때 입력 정현파와 저항에 걸린 출력파형 ... 을 그려라.(5) 신호 발생기의 출력을 3 [V]의 진폭과 1 [kHz]의 주파수를 갖는 삼각파를 발생하도록 하여 회로에 인가하고, 이때 입력 구형파와 저항에 걸린 출력파형을 그려라

리포트 | 7페이지 | 2,000원 | 등록일 2023.12.31

다운로드 장바구니
판매자 표지

기초회로실험 - RC회로의 과도응답 및 정상상태응답

으로 한다.4. 측정을 위해 입력 신호단에도 오실로스코프를 연결하여, 출력파형과 동시에 비교를 한다.5. [적분 회로] load impedance를 High Z에 놓고 전압은 2V ... 에 함수발생기를 사용하여 정현파를 입력하고 출력 파형에 그림 10-6과 같은 위상 지연이 나타나는가를 확인하라. 이론 값과 비교하라.그림(10-3)그림(10-2)적분회로-사각파 1hz ... . 실험 결과커패시터를 출력으로 하게 되면 적분회로로 동작한다. 이는 사각파 50hz와 100hz에서 가장 잘 관찰할 수 있다. 위에 그림을 살펴보면 0을 기점으로 입력파형이 0이사

리포트 | 11페이지 | 3,000원 | 등록일 2025.03.20

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 10주차 결과레포트

는 정현파를 인가하고, 5ms 동안 시간 영역 시뮬레이션을 수행하고, 입출력신호의 전압 파형을 보아라(Pspice회로 입.출력 파형)(3) (예비) 앞서 얻은 시뮬레이션 결과를 이용 ... . 오실로스코프를 이용하여 입력신호와 출력신호를 측정하고 기록하라.(보드회로 입.출력 파형)(4) 위에서 얻은 측정 결과를 이용하여 소스 팔로어의 전압이득 및 입출력 신호의 위상차 ... 일그러지는 것이 관찰될 것이다. 출력파형이 일그러지기 시작할 때의 입력신호와 출력신호의 크기를 구하라.왜곡이 시작되는 입력신호 크기(V) =2.3V왜곡이 시작되는 출력신호 크기

리포트 | 25페이지 | 1,000원 | 등록일 2024.04.18

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서6

되는 단의 파형들을 관찰하고 제시한다. (예: 입력 파형, 위상 고정 루프의 기본 요소인 phase detector, loop filter, VCO 각 단의 출력 파형)설계한 회로는 아래 ... 와 같다.파형 관찰을 위해 Vco, phase detector, loop filter의 각 출력단에 핀을 꼽고 시뮬레이션을 돌려본다.Vco에서는 실험5에서 진행했듯이 펄스 파형 ... 이다. 따라서 출력 전압에 반영되는 고주파의 성분들이 더 많아질 것이고, 이로 인해 좀 더 불안정적인 파형의 결과가 나타날 것으로 예상된다.반대로 낮아진다면, filter를 통과

리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 4주차 결과레포트 (A+자료)

) 캐패시터 C = 1uF으로 변경하고 입출력파형을 다시 측정하고 기록하라. 어떤 변화가 발생하는가? 출력의 리플전압 (Ripple Voltage)은 얼마인가?출력신호 Vout의 리플값 ... ((보드 사진)시뮬레이션 결과 파형 (입력, 출력 파형)(PSPICE)시뮬레이션 결과 파형 (입력, 출력 파형)(실험)- 입력이 (+)일 때는, 출력과 입력은 오차가 없이 거의 ... .시뮬레이션 결과 파형 (입력, 출력 파형) (PSPICE)시뮬레이션 결과 파형 (입력, 출력 파형)(실험)- 47μF 대신, 100μF 캐패시터 2개를 직렬로 연결하였다.- 저항

리포트 | 55페이지 | 1,000원 | 등록일 2024.03.24

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계

하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.그림3. 의 삼각파를 출력하는 적분기그림4. 위 회로의 출력파형(B) Offset voltage가 있을 때 ... , (A)번에서 설계한 적분기의 출력파형이 어떻게 될 것인지 예측, 기술한다.Offset voltage가 있다면 출력파형은 그림4. 와 같이 shift된 형태로 나오게 된다. 그 ... 에 의해 DC gain은 무한대가 되고 출력파형은 그림4. 와 같이 최대 출력 전압인 -15V 근방에서 나타나게 된다. 이는 회로설계에 사용한 LM741 모델 내부에 offset

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 4차 결과보고서

/negative feedback의 차등 증폭기를 이용한 Wien bridge Oscillator4-4-2 설계한 Wien bridge oscillator 측정(A) 출력파형과 출력주파수값 ... 이 Oscilloscope screen에 보이도록 조정한 화면을 시뮬레이션 결과와 함께 제출하시오. (Oscilloscope의 파형 저장 기능을 사용) 출력파형이 왜곡되는지 확인 ... 하시오. 발진조건인 R2/R1=2를 중심으로 gain을 조정하면서 나타나는 파형의 왜곡현상을 관찰하시오.출력파형과 출력주파수 값은 가변저항을 조절하여 변화시킬 수 있다. 따라서 과

리포트 | 9페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험2_결과

와 같은 RLC 회로를 만들고 입력 에 계단파 입력을 인가하고 출력 파형을 측정하시오.저항과 커패시터 값을 다음 값으로 정해서 출력신호가 underdamping이 되도록 설정 ... , ,다음과 같이 회로를 구성에 계단파 입력을 인가 (진폭 : 1V)오실로스코프에서 출력파형 확인: 노란색 파형, : 파란색 파형출력신호가 overdamping 응답을 갖도록 위와 같 ... 은 RLC 회로를 만들고 위와 같은 RC 회로를 만들고 입력 에 계단파 입력을 인가하고 출력 파형을 측정하시오.저항과 커패시터 값을 다음 값으로 정해서 가 되도록 설정, ,다음

리포트 | 24페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
판매자 표지

전자회로설계실습 1번 예비보고서

인 Inverting amplifier (Op amp: LM741 사용)를 설계한다. 설계과정(이론부 참조), 설계한 회로, Inverting Amp의 PSPICE 출력파형을 제출 ... 에 dB of Voltage)를 연결한 후 시뮬레이션을 행하고 결과 파형을 출력하시오.)(D) 출력전압이 Inverting amplifier의 입력전압과 같아지는 주파수는 얼마인가? 이 ... = 100mV를 입력하면 2배인 200 mV가 출력되고, 하나의 peak의 값이 100mV가 된다.(B) Inverting amplifier의 입력파형과 출력파형을 동시

리포트 | 11페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

전자공학실험 11장 공통 소오스 증폭기 A+ 결과보고서

전압 vGS), 출력 전압(MOSFET 드레인 전압 vDS)의 파형을 캡처하여 [그림 11-10]과 같은 형태로 결과 보고서에 기록하시오.-0.1V_PP일 때입력신호-출력신호의 파형 ... 입력신호의 측정값출력 신호의 측정값입력신호-출력신호의 파형입력신호의 측정값출력 신호의 측정값-0.15V_PP일 때입력신호-출력신호의 파형입력신호의 측정값출력 신호의 측정값-0.2V ... _PP일 때입력신호-출력신호의 파형입력신호의 측정값출력 신호의 측정값-0.25V_PP일 때입력신호-출력신호의 파형입력신호의 측정값출력 신호의 측정값-0.3V_PP일 때[표 11-4

리포트 | 9페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 3 정전압 회로와 리미터)

, AC 전압이+- 1{\V, 주파수가100{\Hz인 정현파를 인가한다. 이때 출력V_{\out의 파형을 측정하고, 캡처하여 [그림 3-15]의 형태로 그리고, 리플을 측정 ... 하여 [표 3-1]에 기록하시오.PSpice 출력 파형고찰 : 실험 시간에 공지된대로 DC 전압을 2V로 조정하여 진행해 수치상의 차이는 있었지만, 입출력 양상은 PSpice에서 확인 ... 시키고,R_L을1 rm k OMEGA it ,`10 rm k OMEGA it ,`100 rm k OMEGA ,`1 rm M OMEGA it으로 변화시키면서 출력V_{\out의 파형

리포트 | 16페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 3 정전압 회로와 리미터)

_{\out의 파형을 측정하고, 캡처하여 [그림 3-15]의 형태로 그리고, 리플을 측정하여 [표 3-1]에 기록하시오.[그림 3-15] 출력 의 파형2. 실험회로 1에서V_{\in ... 시키면서 출력V_{\out의 파형을 측정한다. 측정화면을 캡처하여 [그림 3-16]에 추가하고, 리플을 측정하여 [표 3-1]에 기록하시오.1k 일 때 10k 일 때100k 일 때 1M 일 ... 때[그림 3-16] 1k 일 때 출력 의 파형[그림 3-16] 10k 일 때 출력 의 파형[그림 3-16] 100k 일 때 출력 의 파형[그림 3-16] 1M 일 때 출력

리포트 | 19페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 결과보고서1

이 100V/V가 되도록 설계하여 총 Gain = 10000V/V이 되는 회로를 만들었다.1-4-2) 1-stage에는 노이즈 성분이 많이 섞여서 출력파형이 상당히 불안정하고 튀는 파형 ... 을 관찰했고, 2-stage 출력파형은 노이즈 성분이 줄어 비교적 안정적이면서 전압값이 증폭되어 큰 파형을 관찰하였다.1-4-3) 증폭기에 LPF를 달았을 때, 출력 파형이 기존 ... 의 출력파형보다 더 선명하고 안정적으로 나오는 것을 관찰했다.1-4-4) LPF의 3db-frequency는 50Hz이다.사용계측기: Digital Multimeter, Digital

리포트 | 9페이지 | 1,000원 | 등록일 2025.06.29

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험2 트랜지스터3 예비레포트 결과레포트

하고 입력전압 및 출력전압 파형을 동시에 도시하라.첫 번째 트랜지스터의 Ib1과 두 번째 트랜지스터의 Ie2의 파형을 도시하고 증폭비를 계산하라.모의실험 2. 푸시풀 증폭기 회로아래 ... 기 회로모의실험을 위하여 구성한 LTspice의 회로 사진을 첨부한다.그림 2-1에서 Vin의 크기 500mV, 주파수 1kHz의 정현파로 설정한 후 입력 전압과 출력 전압 파형 ... 을 한 화면에 도시하시오.그림 2-1에서 Vin의 크기 4V, 주파수 1kHz의 정현파로 설정한 후 입력 전압과 출력 전압 파형을 한 화면에 도시하시오.그림 2-2에서 Vin의 크기

리포트 | 9페이지 | 4,500원 | 등록일 2024.12.26

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 1. Op Amp를 이용한 다양한 Amplifier 설계

Amp: LM741 사용)를 설계한다. 설계과정(이론부 참조), 설계한 회로, Inverting Amp의 PSPICE 출력파형을 제출한다.(전원전압: , 센서의 등가회로 사용 ... Magnitude of Voltage)를 연결한 후 시뮬레이션을 행하고 결과파형을 출력하시오.)(D) 출력전압이 Inverting amplifier의 입력전압과 같아지는 주파수는 얼마인가? 이 ... 로 설정하면 된다.(B) Inverting amplifier의 입력파형과 출력파형을 동시에 오실로스코프로 볼 수 있도록 장치 연결도를 그려서 제출한다.(C) Inverting

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 예비보고서 6주차

되게 된다.Phase Locked Loops의 기본 3가지 요소는 1. 위상 검출기 2. 루프 필터 3. 가변 발진기이다.위상 검출기는 발진기의 입력과 출력 파형의 위상을 비교하여 그 ... 차이에 해당하는 파형을 출력한다. XOR 게이트를 사용하여 만들고 VCO의 입력에 연결하면 VCO의 주파수가 주기적으로 변하는 모습이 된다.위상 검출기에서 검출된 신호는 RC ... 를 이용한 1차 Low Pass Filter를 사용하여 신호를 DC에 가까운 전압으로 변화시킨다.발진기의 출력과 기준 파형의 주파수가 다른 상황에서는 두 신호의 위상이 다르게 되

리포트 | 13페이지 | 1,000원 | 등록일 2024.07.09

다운로드 장바구니
A+ 전자회로설계실습_Op Amp를 이용한 다양한 Amplifier 설계

Inverting amplifier (Op amp: LM741 사용)를 설계한다. 설계과정(이론부 참조), 설계한 회로, Inverting Amp의 PSPICE출력파형을 제출한다. (전원 ... 파형은 아래와 같다.2 KHz에서 목표 출력전압과 시뮬레이션 출력전압이 다르면 그 이유를 기술한다.위 Inverting Amp의 PSPICE출력파형에서 볼 수 있듯이, 목표 출력 ... 므로 실제 출력전압의 1/2이다. 따라서 100mVpp로 설정해야 한다.Inverting amplifier의 입력파형과 출력파형을 동시에 오실로스코프로 볼 수 있도록 장치 연결도

리포트 | 9페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 6주차

Filter), 가변 발진기(Voltage Controlled Oscillator)이다. 위상 검출기는 발진기의 입력과 출력 파형의 위상을 비교하여 그 차이에 해당하는 파형을 출력 ... 있다. 이때 루프 필터의 Pole 값은 위상 고정루프의 응답특성을 결정한다. 발진기의 출력과 기준 파형의 주파수가 다른 상황에서는 두 신호의 위상이 다르게 되므로 위상 검출 기 ... 의 출력 파형은 계속해서 변하게 되고 이에 따라서 출력 전압도 변하게 된다. 발진기의 출력과 기준 파형의 주파수가 같은 상황에서는 위상 검출기의 파형은 일정한 형태를 가지게 되고 루프

리포트 | 12페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
중앙대 전자회로설계실습 결과보고서2

의 회로를 bread board에서 구현하고 그 출력파형을 제출한다. 왜 그러한 출력이 나오는 지 그 이유를 기술한다.위의 사진처럼 회로를 구성하고 CH2를 통해 출력파형을 살펴보 ... 았다.출력파형은 위의 오른쪽 사진처럼 나왔으며 saturation현상이 관측되었다.offset voltage 값이 매우 작아도  를 open시킨 open loop gain ... 회로에서     에서 offset voltage=0.042mV이다.매우 작은 값이다보니 출력파형을 관측할 때 출력파형이 굉장히 요동치는 것을 관찰할 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2024.03.26

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기