"출력 전압"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 실험 전기회로설계실습 전자회로설계실습 atmega128 전기회로 중앙대 아날로그 결과보고서 적분기 미분기 rlc 직렬공진 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"출력 전압" 검색결과 5,301-5,320 / 24,151건

클리퍼 레포트

바이어스 되고 다이오드가 턴온되면 0.7V의 턴온 전압으로 다이오드 전압이 제한된다. 따라서 병렬 연결된 부하저항R _{L}양단의 출력 전압도 0.7V로 제한되는 것이다. 음 ... 은 잘려나간다.다이오드의 방향을 옆의 그림과 같이 바꾸어주면 양의 리미터는 출력 전압을V _{BIAS} -0.7V이상의 입력전압의 영역으로 제한되도록 조정할 수 있다. 마찬가지로 음 ... 의 리미터는 출력전압을-V _{BIAS} +0.7V이하의 입력전압 파형의 영역에서 제한되도록 조정할 수 있다.4. 실험결과조건양의 클리핑 레벨음의 클리핑 레벨V _{B1} [V]V _{B

리포트 | 3페이지 | 1,000원 | 등록일 2020.03.15 | 수정일 2020.03.17

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비2 Switching Mode Power Supply(SMPS)

. 설계실습 계획서3.1. PWM칩(UC9845)을 이용하여 아래 성능의 PWM 제어 회로를 설계하시오.- 출력 전압 : 0V ~ 10V (peak to peak)- 스위칭 주파수 f ... : 12.5kHZ .PWM은 Pule Width Modulation의 약자로, 펄스폭을 변조하는 방식이다. 이 방식을 이용한 PWM 제어회로는 기본적으로 출력 전압의 오차를 검출 ... 하여 증폭하는 오차 증폭기, 검출된 오차 전압과 톱니파를 비교하여 펄스를 발생시키는 비교기, converter의 스위치를 구동하는 구동회로 등으로 구성되어 있다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
[텀프] 아날로그회로설계(op-amp) 텀프로젝트 파형발생기

된 정현파와 그 출력의 최대 최소전압만 출력하는 비교기에 의해 발생되는 구형파, 비교기에서의 출력 신호가 적분기를 통해 삼각파를 발생시켜 총 3가지 형태의 파형을 구현할 수 있 ... 으며, 반전 가산기와 가변저항을 통해 DC 신호와 AC 신호를 가산하여 offset 전압을 조절할 수 있게 된다.5. 회로도5?1. 전체 회로도정현파 발진삼각파 출력구형파 출력진폭조절 ... 이 출력되는 것을 확인하였다.5?3. 구형파 출력부정현파 발진기 회로에서 출력된 파형을 입력받아서 최대-최소 전압만을 출력시키는 비교기를 통해 구형파를 만들어내는 회로를 구현

리포트 | 23페이지 | 3,000원 | 등록일 2019.12.30 | 수정일 2020.01.03

다운로드 장바구니
실험5- 다이오드 리미터와 클램퍼 실험예비레포트

bias를 인가하여 개방회로가 되었을 때, 출력전압은 입력전압의 파형과 동일하다. 그런데 다이오드의 방향과 동일한 방향으로 전압원을 다이오드와 직렬연결 하면 다이오드가 turn on ... 2000년도 응용전자전기실험1 예비보고서실험 5 . 다이오드 리미터와 클램퍼제출일: 2000년 0월 0일분 반학 번조성 명1. 실험목적⑴ 직?병렬로 접속된 다이오드 리미터의 출력 ... 파형과 입력 정현파간의 관계를 이해한다.⑵ 정(+)?부(-) 다이오드 클램퍼의 출력파형을 관찰한다.2. 실험이론⑴ 리미터(limiter)란 전자회로에서 교류파형의 진폭을 제한

리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
판매자 표지

A급 음성 증폭기 및 푸시풀 전력 증폭기 예비레포트

은 매우 크다. 즉 매우 작은 소신호가 전압 증폭기에 의해 증폭된 후 전류를 제어하는 전력 증폭기의 베이스에 입력신호로 연결되면, 스피커나 다른 출력 장치에 전력을 공급하는데 사용 ... 다. 입력신호는 이전 증폭단의 프리앰프로부터 구동되고 바이어스는 저항을 사용해 전압분배방식을 사용한다. 출력단의 변압기는 트랜지스터의 높은 출력 임피던스를 10옴 정도의 스피커의 낮 ... 기 때문에, 어떠한 형태로든지 증폭기와 스피커 사이에 임피던스 정합을 위한 장치가 필요하다. 이 장치가 음성신호 출력 변압기 이며 전압은 낮추어 주고 전류는 증가시켜주는 역할을 한다

리포트 | 4페이지 | 1,500원 | 등록일 2020.03.23 | 수정일 2021.06.08

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

인데, Fan out을 통해 그 출력전류의 과부하를 막을 수 있다.(3) 빛을 내는 발광 다이오드, LED의 색깔의 종류에 대하여 조사하고, LED의 동작 전압, 전류에 대하 ... 가 1이 되는 연산.- 출력은 논리 입력의 합과 같음.(1) OR게이트 진리표ABX = A + B*************) XOR 게이트 논리 회로- 배타적 OR게이트라고도 하 ... 며, 두 입력이 서로 다른 값을 가질 때에만 출력이 High가 됨.- AND게이트와 OR, NOT게이트를 이용하여 표현한 회로.(1) XOR게이트 진리표ABX = A ⊕ B

리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니
차동증폭기 예비보고서

실험15. 차동 증폭기[예비보고서]제 출 일학 과과 목담당교수이 름이 름학 번학 번1. 실험 목적1. 단일 입력에서 차동 증폭기의 출력 파형을 관찰하고, 입력 파형에 대한 출력 ... 파형의 위상을 알아본다.2. 위상이 반대인 두 입력 신호(차동 모드)가 가해질 때, 차동 증폭기의 출력 파형을 관찰하고, 입력에 대한 출력의 위상을 알아본다.3. 위상이 같은 두 ... 신호(공통 모드)가 입력에 가해질 때 차동 증폭기의 출력 파형을 관찰하고, 입출력 위상 관계를 알아본다.2. 기초 이론? 기본적인 차동 증폭기기본적인 차동 증폭기는 두 개의 입력

리포트 | 6페이지 | 5,000원 | 등록일 2020.04.02

다운로드 장바구니
전기회로설계실습_실험1_예비보고서

) 측정전압이 6V보다 높을 것인지 낮을 것인지를 예측하고 그 이유를 서술하라.낮을 것이다. 모든 건전지에는 내부저항(출력저항)이 있다. 이 때문에 측정 전압은 6V보다 낮을 것이 ... 다.3.2-2 전압안정 직류전원(Regulated DC Power Supply)의 출력전압을 DMM으로 측정하는 회로도와 조작방법을 작성하라.1. DC Power Supply ... 의 Output 1의 출력전압을 4.5V로 조정한다. 화면 바로 아래 있는 output의 “1”을 누르고 (+), (-) 출력단자 위에 있는 “Output On/Off”를 누른다.2

리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07

다운로드 장바구니
중앙대학교 전기회로설계실습 예비보고서 6. 계측장비 및 교류전원의 접지상태의 측정방법설계

다. 접지선은 보통 서로 연결되어 있으므로 아마 0V의 전압차를 보일 것이다. (DMM은 전압 측정 모드이다.)3.2(a) Function generator의 출력저항은 보통 50Ω ... 은 모양이 나오므로 한 모양으로 통일하여 나타내었다.)3.3(a)위의그림처럼 연결하면 6.8kΩ에 걸리는 전압파형과 FG의 출력파형을 동시에 측정할 수 있다. 왜냐하면 오실로스코프의 GND는 서로 연결되어 있고, 이는 회로의 GND와 연결되어 있기 때문이다. ... 실험실습 6. 계측장비 및 교류전원의 접지상태의 측정방법설계 예비보고서3. 설계실습 계획3.1위와 같이 연결을 한다면 아무런 문제없이 두 소켓의 접지사이의 전압을 측정할 수 있

리포트 | 3페이지 | 1,000원 | 등록일 2020.09.06

다운로드 장바구니
중앙대학교 실험 예비 보고서 (분압기 설계)

예비 보고서3.과목: 전기회로 설계 및 실습조 : 2조이름:3. 설계실습 계획서(이론 1,2,3,4장 참고)설계 목표는 출력전압이 12V로 고정되어 있는 한 대의 DC power ... ±10%의 전압을 출력하는 분압기를 설계하라. 단, IC chip이 동작하지 않을 때,즉 전력을 소비하지 않을 때 IC chip에 9V 이상 걸리지 말아야한다.(b) 설계한 회로 ... 의 3V 출력단자에 등가부하로서 1kOMEGA 의 부하가 병렬로 연결되었을 때의 출력 전압을 계산하라. 설계목표에 대한 오차를 구하고 결과를 분석하라.출력전압=1.71V오차(%)=3

리포트 | 3페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
PLECS를 이용한 인버터 시뮬레이션

Time출력전압 실효치 [V]출력전압의 기본파 실효치 [V]출력전압 THD0°100127.3240.48342645°86.6025117.6320.28987590°70.710790 ... 제어스위칭 주파수는 고정으로하고 지연각을 0°, 45°, 90°, 135°, 180°일 때 출력전압과 기본파 그리고 THD가 어떻게 변하는지 관측했다. 지연각을 늘릴수록 출력전압 ... 지연각을 크게 할수록 스위치의 상단이나 하단이 동시에 켜지는 구간이 길어지면서 출력전압이 0V인 구간이 늘어난다. 그렇기 때문에 지연각을 늘릴수록 출력전압의 실효치나 기본파의 실효

리포트 | 5페이지 | 2,000원 | 등록일 2020.03.19

다운로드 장바구니
단국대 응용전자전기실험2 실험 14. MOSFET 특성실험

, 파란색은 드레인에서 출력되는 파형을 찍은 것이다. 게이트에V _{T}이상의 전압이 인가되어 MOSFET이 동작한 후, 드레인과 소스의 전압 파형이 증폭된 것을 오실로스코프를 통해 ... 이 가능한지 파형을 통해 확인하고V _{T}이상의 전압이 인가된 경우 MOSFET의 전류는 급격히 변하는 소자특성을 이용해 소신호가 증폭되는 것을 확인하는 실험을 하였다.우선, 위 ... 을 오실로스코프를 사용해 증폭이 이루어졌는지 확인하는 실험을 진행하였다.■실험결과-실험을 진행한 결과 다음 그림과 같은 파형이 출력되었다. 노란색은 소스에서 출력되는 파형을 찍은 것이고

리포트 | 2페이지 | 1,000원 | 등록일 2020.05.13

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 OP Amp의 특성측정 방법 및 Integrator 설계 실험2

를 구성하고 입력을 접지하여 DMM으로 출력전압을 측정하였다. 측정결과를 토대로 계산한 결과, OP Amp의 Offset Voltage는 약 1.14 mV이다. 이렇게 구한 Vos ... 를 이용해 OP Amp의 두 입력을 모두 접지하고 DMM으로 출력전압을 측정하여v _{O} =A(v _{+} -v _{-} )`=`AV _{OS} 관계식을 이용해 Open loop ... ) Open loop gain밑의 회로와 같이 OP Amp의 입력을 모두 접지시키고 DMM으로 출력전압을 측정해보았다. 측정결과 출력전압은 14.4 V이었다. 이 출력값은v _{O} =A

리포트 | 8페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
아주대학교 전자회로실험 실험6 삼각파 발생회로 예비보고서

는 전류와 같다. 따라서i _{R} =i _{C} = {v _{I}} over {R} =-C {dv _{O}} over {dt}로 정리할 수 있다. 해당 식을 적분하여 출력 전압 ... _{o}는+V _{sat}나-V _{sat} 두 가지 값 중 하나를 가지며 연산 증폭기 입력 단자를 향한 전류는 0이 된다.회 로입출력 특성전압 특성V _{P} `=` {R ... 은 에서는V _{R1}의 전압에 따라, 슈미트 트리거의 출력이 달라지게 된다. 오른쪽 출력파형에서 보이듯이 슈미트 트리거의 출력V _{o}이 적분기의 반전 입력단으로 들어가게 됨

리포트 | 6페이지 | 1,500원 | 등록일 2020.05.30 | 수정일 2020.06.08

다운로드 장바구니
3. Low pass filter의 저항과 커패시터 위치 변화에 따른 결과 비교

다면, Marker가 위치한 부분에서의 Output전압의 Magnitude를 비교해 보았을 때, 낮은 주파수대역은 입력대비 출력의 비율이 같지만, 높은 주파수대역에서는 입력대비 출력이 감소 ... 적으로 저항에 걸리는 전압이 작아지게 된다. 따라서, Marker가 위치한 부분에서의 Output전압의 Magnitude를 비교해 보았을 때, 높은 주파수대역은 입력대비 출력의 비율이 같지만, 낮은 주파수대역에서는 입력대비 출력이 감소한다고 해석할 수 있다. ... omega C}이다. 따라서, 주파수가 커지면 커질수록, 임피던스가 작아지는 것을 알 수 있다. 따라서, 그만큼 커패시터에 걸리는 전압이 작아진다고 이해할 수 있다. 그렇

리포트 | 4페이지 | 3,000원 | 등록일 2020.09.22

다운로드 장바구니
OP앰프 기본 원리- 실험 예비레포트

의 출력 임피던스를 갖는다. 또한 반전 입력단과 비반전입력단에 동일한 입력전압을 인가하였을 때 출력전압은 0가 된다.가상접지(virtual ground)란 비반전단자를 접지한 경우 ... _{V}는 입력전압 대비 출력전압이므로 전류에 대한 등식을 정리하면.A _{V} =- {R _{F}} over {R _{R}} 식 (20-4)는 비반전 증폭기의 이득A _{V}이 ... }} over {R _{F}},A _{V} =1+ {R _{F}} over {R _{R}} 식 (20-7)은 가산기의 출력전압이다. 입력이 반전입력단에 인가되기 때문에 식 (20-1

리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
전자회로설계실습 실습3(Voltage Regulator 설계) 결과보고서

.054 ㏀을 사용하여 그림 1처럼 회로를 구성하였다. 오실로스코프를 이용하여 A와 B사이의 전압파형을 보니 [그림 2]와 같았다.[그림 2] A와 B사이의 전압파형(B) 출력파형 ... 을 이용해 회로를 구성하였고 출력파형을 오실로스코프로 측정하였다. 이론값과 측정값의 오차는 약 10% 미만으로 발생하였음을 실험을 통해 알 수 있었다. 부하저항의 크기를 크게 하 ... hannel): 1대DC Power Supply(2channel): 1대DMM: 1대1. 서론DC Power Supply는 직류전압을 공급하는 회로를 만들 때 중요한 계측기이

리포트 | 4페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

다운로드 장바구니
중앙대 전기회로설계실습 예비08 인덕터(Inductor), RL회로의 과도응답(Transient Response)

을 알 수 있다.3.2 실험 3.1의 회로에서 FG출력(CH1)과 인덕터전압 (CH2)을 동시에 관측할 수 있도록 회로와 scope의 연결 상태를 그리고 제출하라. Scope ... , coupling은 모든 신호를 그대로 출력해야 하므로 DC로 설정해야 한다.3.3 FG출력(CH1)과 저항전압(CH2)을 동시에 관측할 수 있도록 회로와 scope의 연결 상태를 그려서 제출 ... , 초록 색:FG의 출력 전압)따라서 위에서 구한 식대로 파형이 나오는 것을 알 수 있다.3.5 FG(+) - R ? L ? FG(-)의 순서로 연결하고 저항의 양단에 scope

리포트 | 6페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
[제어공학실험] 미분제어요소

} =-CR _{2} {dv _{i}} over {dt}… (5.4)가 얻어진다. 식(5.4)로부터 출력전압v _{o} (t)는 입력전압의 미분으로 얻어지는 것을 알 수 있다. 여기 ... 은 위하여 일반적으로 입력저항을 부가해서 고주파 이득을 억제한다. 이것을 불완전 미분이라고 한다.(그림 5.2)식(5.4)에서 입력주파수가 높을 경우 출력전압은 포화가 된다.(높 ... )에서 주파수가 증가할수록 출력전압v _{o}는 식(5.7)과 같이 된다.v _{o} = {R _{2}} over {R _{1}} v _{i}… (5.7)식(5.7)에서와 같이 미분기

리포트 | 10페이지 | 1,500원 | 등록일 2020.04.07

다운로드 장바구니
4장 반파 및 전파 정류 결과보고서

의 문턱전압의 전압강하만이 생기지만 저항일 때는 저항의 크기에 따라 출력저항과 전압분배가 생긴다. 그러므로 원래 다이오드로 된 회로에서 보다 다이오드를 저항을 대치하였을 때, 출력저항 ... 에 걸리던 전압이 대치한 저항에 나누어 걸리게 되므로 출력 전압이 감소하게 된다.전압 – 탭 구조(3)실험결과반파 정류(1)이론값 : 저항에 걸리는 전압 Vo : 최댓값 = 3 ... 의 2차측 전압 (Pspice) Vpeak = 17.538V / Vrms = 12.403V출력 파형 전압 (Pspice) 최댓값 = 1.2157V / 최솟값 = 2.4551μV전파

리포트 | 8페이지 | 2,000원 | 등록일 2019.12.22 | 수정일 2021.10.13

다운로드 장바구니

이전10개 261 262 263 264 265266267 268 269 270 다음10개

파워링크

신청하기