"시뮬레이션파형"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 다단 증폭기 과제 고급전자회로실험 oscillator 설계 능동 2차 Lpf 결과 클리퍼 클램퍼 공통이미터

판매자 표지는 다운로드시 포함되지 않습니다.

"시뮬레이션파형" 검색결과 401-420 / 3,209건

판매자 표지

인하대 VLSI 설계 5주차 Multiplexer

, 8:1 Mux, 16:1 Mux 등으로 구분된다. 이번 실습에서는이 중 2:1 Mux와 4:1 Mux의 Layout을 그리고 netlist 작성 후 시뮬레이션 결과가 잘 나오 ... & tran 시뮬레이션 → 입력 주파수 10MHz 이내 eq \o\ac(○,1) 2 : 1 Multiplexer eq \o\ac(○,2) 4 : 1 Multiplexer(02) 직접 ... 손으로 작성한 netlist 파일 & tran시뮬레이션 →입력 주파수 10MHz 이내 eq \o\ac(○,1) 2 : 1 Multiplexer eq \o\ac(○,2) 4 : 1

리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15

다운로드 장바구니
OP-AMP 기초 실험

을 보이며 입력에 대하여 반전 된 위상을 가지는 출력 파형을 보인다. 시뮬레이션의 경우 – 264.779[mV]에서 출력전압이 상승했으며 333.712[mV]에서 출력전압이 하강

Non-Ai HUMAN
| 리포트 | 42페이지 | 2,000원 | 등록일 2021.07.05 | 수정일 2021.07.13

다운로드 장바구니
판매자 표지

기초전자실험 with PSpice 실험19 RLC회로와 공진

의 주파수를f _{r1} -2[KHz]로 변경하라.(8)V _{R}과V _{LC}의 파형을 오실로스코프로 관찰하고, 위상이 앞선 파형의 이름을 표에 기록하라.(9) V1의 주파수 ... 를f _{r1} +2[KHz]로 변경하라.(10)V _{R}과V _{LC}의 파형을 오실로스코프로 관찰하고, 위상이 앞선 파형의 이름을 표에 기록하라.(4-2) RLC 병렬회로(1 ... 하고, 대소 관계를 표시하라.(9) V1의 주파수를f _{r2} +2[KHz]로 변경하라.(10)i _{L}과i _{C}를 측정하여 표에 기록하고, 대소 관계를 표시하라.시뮬레이션 목적RL

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2022.11.08

다운로드 장바구니
전자회로실험 결과보고서6 삼각파 발생회로 Triangle Wave Generator

의 출력단자에 접속하고 전원을 인가한다.② 오실로스코프에 나타난 각각의 파형을 그림에 각각 나타내고 다음을 측정한다.V_S = ______V_p-pV_T = ______V_p-pV ... _T 점의f_0(측정값)=______Hz ③ 출력파형의 최대전압 사이의 다음 식을 확인한다.(V_T )_p-p = V_S times R_1 overR_2 ④ 전원을 끄고R_1을4 ... .7 k OMEGA,15 k OMEGA로 하고 표에 기입한다.시뮬레이션< PSpice 회로 구성 >R`[OMEGA ]V _{S} ``[V`]V _{T} ``[V`]V _{T

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 9주차 결과레포트

를 SPICE로 구성하고 DC 시뮬레이션을 수행하라. VGS, VDS, ID에 대한 DC 바이어스 값은 각각 얼마인가?(Pspice회로)VGS : 2.911VVDS : 2.911 ... )(2) (예비) DC 시뮬레이션을 수행하여 바이어스 조건을 구하라. 트랜지스터의 동작영역을 판단하고 그 근거를 기술하라.VDS =3.433VVGS =2.138VIDS =375.3 ... 신호 전압이득을 확인하기 위해 Vin에 주파수 10kHz, 진폭 10mV의 정현파를 인가하여 입력과 출력파형을 보여라.(Pspice회로 입.출력 파형)(4) (예비) 앞의 결과

리포트 | 40페이지 | 1,000원 | 등록일 2024.04.18

다운로드 장바구니
판매자 표지

[보고서 전체1등] Labview programming 실습1 실험 (결과) [A+ 만점] 아주대 기계공학기초실험

으로 구성된다.함수 발생기에서 발생된 파형이 그래프로 그려져 나오고, 프로그램의 실행 중단을 할 수 있는 버튼이 보이는 화면- 컨트롤(Control) = 입력을 위한 용도 (예: 조절 ... 수와 진폭을 바꿔가며 변화를 관찰)왼쪽부터프런트 패널블록다이어그램③ Sine 함수와 노이즈를 가진 Sine 함수1. 블록다이어그램에서 익스프레스 >> 입력 >> [신호 시뮬레이션 ... ]을 생성한다.신호 : 사인파, 주파수 1Hz, 진폭 10, 오프셋 0타이밍 : 초당 샘플 1000Hz, 수집 타이밍 시뮬레이션 선택√ [신호 시뮬레이션] 세부 설정2. [신호

Non-Ai HUMAN
| 리포트 | 10페이지 | 6,900원 | 등록일 2020.12.22 | 수정일 2022.04.01

다운로드 장바구니
전자회로 보고서 - 트랜지스터의 동작

은 다르지만, 파형은 일정한 구간이 있다. 특히 출력 특성에서 시뮬레이션을 한 트랜지스터 모두 특정 구간은 선형적인 모습을 보였다. 이를 통해 트랜지스터라면 기본적으로 파형은 동일 ... 전 자 회 로트랜지스터의 동작목차1.배경이론2.시뮬레이션3.고찰4.결론참고문헌배경이론BJT 구조트랜지스터는 3개의 반도체소자를 접합해서 만들어진다. 크게 NPN과 PNP형이 있 ... 가 크고 출력 임피던스가 작은 특징이 있다.『2』『3』2. 시뮬레이션(1)(2)(3) 입력출력(4) BF554 입력BF554 출력2SC2912 입력2SC2912 출력2N4239

Non-Ai HUMAN
| 리포트 | 38페이지 | 2,000원 | 등록일 2021.09.23

다운로드 장바구니
아주대학교 전자회로실험/전회실/ 설계 2 CMOS 증폭단 결과보고서

할 수 있다. Sweep의 Swing폭의 한계를 전원이 결정하는 회로 특성상 출력 파형의 최댓값이 5V를 넘을 수 없다. 시뮬레이션의 경우, 약 1.8V_pp에서 DC값 ... )Wavegen파형을 발생 (설정) 함Trigger채널로 받아온 신호의 기준을 설정Horizental DialX축을 조절Vertical DialY축 (진폭) 등을 조절Meas(sure ... V데이터 추출 후, 엑셀로 정리한 비례 관계시뮬레이션 사진을 보면 알 수 있듯, Threshhold Voltage를 넘는 순간부터 Gate ? Source 전압에 비례

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.08.16

다운로드 장바구니
판매자 표지

전자회로설계실습 2번 결과보고서

gain 회로를 설계하여 Offset voltage를 측정한 결과, 3.2mV의 출력파형이 나왔다.4.1.b) gain이 100 V/V인 Inverting Amplifier회로 ... 하고 가 클 때, 적당할 때, 작을 때 나타나는 파형을 각각 확인한 결과 모든 파형이 예상했던 pspice파형과 유사함을 확인할 수 있었다. 가 클 때는 약 4.8Vpp의 출력파형 ... 이 나타났고 가 작을 때는 감쇄된 파형이 나타났다.4.2.c) 입력이 주파수 250 Hz이고 R=Rf=1kΩ, C=0.47 μF인 Integrator를 구성하고 오실로스코프를 통해 입

리포트 | 12페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
A+ 전자회로설계실습_Op Amp의 특성측정 방법 및 integrator 설계

어있지 않기 때문에 20 mV의 DC 전압으로 설정)아래는 Miller Integraor 회로와 파형이다.스위치 open 시간을 1s로 설정하고 시뮬레이션 했을 때, 스위치가 끊 ... 과 출력전압의 파형을 제출한다.설계한 Integrator식은 아래와 같다.이고, 주파수가 1kHz인 square wave의 주기는 1ms이므로 반주기는 0.5ms이다. 위 ... 한 적분기의 출력파형이 어떻게 될 것인지 예측, 기술한다.Offset voltage가 있으면 DC전압을 갖게 되는데, Slew-rate는 이라는 점을 고려했을 때, 고주파수로 갈수록

리포트 | 10페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
[서울시립대] A+ 전전설1 [PSpice를 이용한 전기회로 분석] 예비 보고서

하여 다양한 회로를 접해보고 분석한다.실험 이론PSpice는 1972년에 개발한 Berkeley SPICE에 의한 PC기반의 Analog/Digital 혼합 회로 시뮬레이션 프로그램 ... 이다.PSpice는 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, Stimulus editor, PSpice A/D, Probe로 구성 ... 의 전압, 전류 등을 계산하고 나타낸다.[2-2]위와 같이 회로를 그리고 시뮬레이션을 하였다. 그림에서 보이듯이 i=55.56uA이다.위 그래프는 V1과 V2를 측정한 그래프이

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2020.11.26 | 수정일 2020.12.17

다운로드 장바구니
판매자 표지

[분반 1등], [A+], 중앙대학교 전자회로설계실습 6. Common Emitter Amplifier 설계 결과보고서

하고 oscilloscope파형을 동시에 볼 수 있게 설정하여 저장, 제출한다. 측정한 overall voltage gain과 simulation결과를 비교하여 오차를 구한 후 오차의 이유를 서술한다. 그 ... 의 파형을 확인할 수 있었다.측정값Simulation오차V _{max} ``/��V _{min} ��54.9%79.2%30.6%amplifier gain-79.0 V/V-88.5 V ... /V10.7%overall voltage gain-80.0 V/V-86.5 V/V7.52%실험값이 시뮬레이션 결과값보다 작은 값이 나타났다. 이러한 현상이 나타난 이유는 시뮬레이션

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2022.09.25 | 수정일 2022.09.30

다운로드 장바구니
전자회로실험 설계 결과보고서2 CMOS 증폭단 설계 CMOS Amplifier Circuit

전자회로실험 설계 결과보고서2 CMOS 증폭단 설계 CMOS Amplifier Circuit1. 실험 결과 및 이론값설계1) MOSFET 특성 측정< 시뮬레이션 결과 >V_GS ... .23.5시뮬레이션 결과실험 결과(plot)-V_DS = 0.5V로 고정시키고matrix { V_GS }를 변화시키면서I_DS를 측정한 결과V_GS가 0.5V 이상인 지점부터 전류 ... 기 시작하는 순간부터 전류가 흐르기 시작한다. (소자의 스펙이 달라 시뮬레이션 결과와의 오차율은 계산하지 않았습니다.)V_DS`[V`]I _{DS}V_DS`[V`]I _{DS}00

Non-Ai HUMAN
| 리포트 | 8페이지 | 5,000원 | 등록일 2021.04.04

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

므로 8분주, 마지막 네 번째 AND 게이트는 11이므로 16분주의 출력파형을 보일 것이다.? 오차분석※ 이론분석, 시뮬레이션 결과와 실험결과 비교는 각 실험에서 했기 때문에 바로 오 ... 하고, 오실로스코프를 사용하여 파형을 측정하시오.? 회로도? 이론값? 실제 실험 결과※ S0 = 2분주 ※ S1 = 4분주※ S2 = 8분주 ※ S1 = 16분주? 결과분석- 클록 펄스를 첫 ... 하여 파형을 측정하시오.? 회로도? 이론값? 실제 실험 결과※ S0 = 2분주 ※ S1 = 4분주※ S2 = 8분주 ※ S1 = 16분주? 결과분석- 회로의 모든 플립플롭에 클록

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험4-2_페이서 궤적 결과보고서

에서 예상된 파형과 실제 오실로스코프상 에서의 파형이 거의 일치함을 확인할 수 있었다. 시뮬레이션으로 확인한 50khz에서 전류의 크기가 최대가 되는 것을 확인할 수 있었다. (6 ... str(r_I), ', 위상: ', num2str(theta_I)]); % 크기와 위상 표시 grid on; 100mH 회로 파형 매트랩 예상 실제 50mH 회로 파형 매트랩 예상 ... 실제 10mH 회로 파형 매트랩 예상 실제 5mH 회로 파형 매트랩 예상 실제 1mH 회로 파형 매트랩 예상 실제 밑의 표.2에서 사용한 매트랩 코드 % 실험4-2. 문항(2

리포트 | 21페이지 | 1,000원 | 등록일 2024.08.17 | 수정일 2025.02.26

다운로드 장바구니
2장 전파정류회로 및 캐패시터 필터회로 실험

) 커패시터 필터회로5. 토의이번 실험에서는 다이오드의 응용회로인 전파정류회로와 커패시터 필터회로의 동작원리를 알아보고 시뮬레이션을 통해 출력파형을 확인하였다.중간 탭 전파정류기 ... 전파정류회로 및 커패시터 필터회로 실험1. 실험개요다이오드의 응용회로인 전파정류회로와 커패시터 필터회로의 동작원리와 출력파형을 실험적으로 확인한다.2. 실험원리중간 탭 전파정류기 ... 에서 각각 다른 다이오드D1, D2를 거쳐 부하저항에 한 방향으로 전류가 흐르게 된다. 책의 이론에서는 변압기의 2차측에 탭을 설치하여 Vm/2가 출력되었으나 시뮬레이션에서는 직접

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2020.12.19

다운로드 장바구니
소신호 컬렉터 공통 교류증폭기 실험

어떤 영향을 받는지를 살펴보기 위하여 다음과 같이 Multisim 시뮬레이션의 수행을 통해 결과 그래프를 구해보았다.부하저항 이 100옴일 때, 출력전압 의 파형을 확인해보 ... 위의 시뮬레이션은 이미터 저항 를 개방했을 때 나타나는 출력전압의 파형이다. 시뮬레이션 결과 그래프를 확인해보면 출력전압이 0 V는 아니지만 거의 0 V라고 봐도 무관할 정도 ... 스 전 동작하게 된다. 또한 증폭된 신호가 컬렉터에 인가해준 직류 신호보다 클 경우에는 출력신호 파형의 상하가 잘리는 신호 왜곡현상이 발생하기도 한다. 따라서 입력신호는 진폭이 충분히

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2021.05.10 | 수정일 2022.04.18

다운로드 장바구니
판매자 표지

기초전자실험 with PSpice 실험18 RC및 RL병렬회로

.(4)sqrt {i _{C1}^{2} +i _{R1}^{2}}을 계산하여 표에 기록하라. 계산값이 전체 전류i _{T}의 측정값과 같은지 확인하라.(5) 멀티미터의 프로브와 파형 ... 은지 확인하라.(5) 멀티미터의 프로브와 파형발생기의 출력프로브를 직접 연결하여 V1의 실효치를 측정하고 표에 기록하라.(6) 옴의 법칙Z= {V1 _{rms}} over {i _{T ... }}로 임피던스 Z의 실험값을 구하여 표에 기록하라.(7) 표에 임피던스 Z의 이론값을 미리 제시하였다. 실험값과 이론값이 서로 같은지 확인하라.시뮬레이션 목적RL 병렬회로의 전류

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2022.11.08

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 전자회로실험 예비보고서4

입력단자에 연결한 것으로 출력으로 사각파형을 얻는 회로이다. 원리는 간단하다. 출력 전압이 +VSAT을 가질 때 C는 저항 R을 통해 충전을 하게 되고, 커패시터에 걸리는 전압 ... VC 갖는 사각파형을 얻게 된다.이 때 사각파형의 주기에 대해 생각해보면 커패시터가 충전하는 동안의 시간을 T1이라 하고 충전하는 동안 임의의 시간 t에서 커패시터에 걸리는 전압 ... }) 이 된다.마찬가지로 방전되는 동안의 시간을 T2라 하면 이는 위와 같은 과정으로 충전되는 시간 T1과 같다. 따라서 사각파형의 총 주기는 T1의 두 배이며 T=2τln{1

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

27장 30장 차동증폭기 회로, 능동필터 회로 예비보고서

주파수와 고역차단 주파수는 위의 식을 이용하여 동일하게 계산 할 수 있다.실험회로 및 시뮬레이션 결과27장 차동 증폭기 회로DC Bias==0V-0.65=-0.65V=Ω↑이론값 ... 을 가진 BJT 차동 증폭기회로↓DC Bias=0-0.65=-0.65V==Ω↑이론값과 근사한 시뮬레이션값을 보여준다.차동전압이득과 공통전압이득↓차동전압 출력 공통전압 출력평균값 3.4 ... 회로 시뮬레이션 결과실험방법 및 유의사항27장사용 장비: DMM, 오실로스코프, 함수발생기, 직류전원부품: 저항, NPN BJT(2N3904)실험방법:측정한 저항값을 이용하여 회로

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2022.05.01

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기