"설계회로보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 아날로그 전기회로 RC회로의 시정수 전자회로2 설계 LPF와 HPF설계 oscillator 설계 C 측정회로 설계 결과

판매자 표지는 다운로드시 포함되지 않습니다.

"설계회로보고서" 검색결과 381-400 / 6,426건

[A+]중앙대학교 전자회로설계실습 Voltage Regulator 설계 예비보고서

3. 설계실습 계획서* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.(A) 설계: 아래 그림 6-1에서 5 KΩ의 부하(RL)에 걸리는 직류전압의 최대치 (Vp ... 와 교과서(Sedra)를 참조한다. 설계에 사용된 수식, 과정을 상세히 기술한다. -> Answer ≤ , , 이다. ... )가 4.4V이며, ripple (Vr)이 0.9 V이하가 되도록 교류입력전원의 크기를 결정하고 C의 크기를 설계한다. 이때 diode의 저항은 0.7 KΩ으로 가정한다. 이론부

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.03.09

다운로드 장바구니
[A+] 전기회로설계실습 3. 분압기(Voltage Divider) 설계 결과보고서

의 회로를 구성하여 출력전압을 측정하여 기록하라. 측정회로를 그리고 자신이 설계한 회로와 차이가 있다면 그 차이를 분석하라.부하를 연결하지 않은 상태에서 1kΩ에 걸리는 전압은 2 ... .156%로 이론값과 측정값이 거의 일치하였다.(c) 최종회로를 그리고 자신이 설계한 회로와 차이가 있다면 그 차이를 분석하라.최종 회로의 모습은 위와 같다. 1kΩ 부하를 연결하지 않 ... 의 내부저항을 고려하지 않고 3kΩ, 1kΩ 저항이 직렬연결이 되도록 회로를 설계하였다. 1kΩ 저항에 걸리는 전압이 무부하 상태인 경우에는

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2021.09.01 | 수정일 2021.10.05

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서4 신호발생기

아날로그 및 디지털 회로 설계 실습-실습 4 결과보고서-신호발생기학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :. 설계실습 내용 및 분석설계한 Wien bridge ... 를 다른방향으로 병렬 연결한 후 파형을 확인하였다. 그 결과 왜곡이 적어진 파형을 확인할 수 있었다.설계 사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양 ... oscillator 구현계획서의 4-3-1에서 설계한 대로, 그림 4-1에 주어진 Wien bridge 발진기를 제작하시오. 이 때 Op-amp는 15V전압을 공급하시오.계획서의 1번

리포트 | 10페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
중앙대학교 전기회로설계실습 3. 분압기(Voltage Divider) 설계 결과보고서

부하효과(Loading Effect)를 고려한 분압기(Voltage Divider)를 설계, 제작하고 설계와 실험값을 비교, 분석해보았다. 출력전압이 12V로 고정되어 있을 때 ... 정격전압이 3V±10%이고 전력을 소비하지 않을 때 IC chip에 9V 이상 걸리지 않는 분압기를 설계하기 위해 다음과 같은 실험을 진행했다.우선 부하효과를 고려하지 않고 3 ... ㏀의 저항과 1㏀의 저항을 직렬연결하여 1㏀ 저항을 분압기로 사용해 이에 흐르는 전압을 측정하였을 때 측정값은 2.995V이고 오차는 -0.183%였다 이 회로에 1㏀의 부하저항

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.02

다운로드 장바구니
[중앙대 전기회로설계실습 3 예비보고서] 분압기(Voltage Divider) 설계

전기회로 설계 실습 계획서설계실습 3. 분압기(Voltage Divider) 설계설계실습 분압기(Voltage Divider) 설계1. 목적부하효과(Loading Effect ... )Breadboard(빵판): 1 개점퍼와이어 키트: 1 개* 부품리드저항(1 ㏀, 2.7 ㏀, 3 ㏀, 6.2 ㏀, 1/4 W, 5 %) : 3개3. 설계실습 계획서설계 목표는 출력전압 ... hip에 9 V 이상 걸리지 말아야한다.(b) 설계한 회로의 3 V 출력단자에 등가부하로서 1 ㏀의 부하가 병렬로 연결되었을 때의 출력 전압을 계산하라. 설계목표에 대한 오차를 구하

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.08.09

다운로드 장바구니
[중앙대 전기회로설계실습 7 예비보고서] RC회로의 시정수 측정회로 및 방법설계

전기회로 설계 실습 계획서설계실습 7. RC회로의 시정수 측정회로 및 방법설계설계실습 7. 계측장비 및 교류전원의 접지상태의 측정방법설계1. 목적주어진 시정수를 갖는 RC회로 ... pole single throw) 2개또는 SPDT(single pole double throw) 2개3. 설계실습 계획서 (이론 3, 8장 참조)3.1 DMM으로 전압을 측정 ... 의 36.8% 값이 출력될 때까지의 시간을 측정한다.3.3 (a) Time constant가 10 ㎲이며 저항과 10 ㎋ 커패시터가 직렬로 연결된 회로를 설계하여 제출하라. 이때

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.08.09

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 6장 결과보고서

전자회로 설계실습설계실습 6. 위상 제어 루프(PLL)4조 결과보고서요약: 위상 제어 루프를 설계하고 출력신호가 입력신호와 같아지는지 특성을 확인하였다. function ... 그림 \* ARABIC 5 Pspice로 설계한 회로서론의 [그림 1]과 같이 위상검출기 – RC 루프필터 – Vco로 피드백 회로를 설계하였다.출력파형은 5.361Vpp, 1 ... 출력 위상의 차이 로 주파수의 차이는 이 되므로 위상 고정이 되었다는 것은 입력과 출력 주파수가 같아진다는 것을 말한다.(B) PLL 회로위상제어루프 회로는 1. 위상 검출기, 2

리포트 | 19페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 10 Oscillator 설계

설계실습 10. Oscillator 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 OrCAD PSPICE를 사용한 Oscillator의 설계(A)L _{+} =-L _{ ... 1의 신호 발생기를 OrCAD를 이용하여 설계하고 설계도를 제출하라. 사용한 수식 및 수치를 자세히 적어서 제출한다.그림 1 Oscillator (신호 발생기) 회로도R _{1 ... -6} )`ln {1+ beta } over {1- beta } 이다.따라서R=968.340`[rm ohm ] 이다.(B) PSPICE를 이용하여 위에서 설계한 oscillator

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
[예비보고서]중앙대학교 전기회로설계실습 인덕터 및 RL회로의 과도응답 Transient

1. 목적●주어진 시정수를 갖는 RL회로를 설계하고 이를 측정하는 방법을 설계한다.2. 준비물●기본 장비 및 선Function generator : 1대DC Power

리포트 | 5페이지 | 1,000원 | 등록일 2023.10.05

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 11장 결과보고서

며 이것을 ‘분주회로’의 특성으로 볼 수 있다. 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가 ... 하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.반면 동기 카운터는, 모든 FF가 동일한 clk 신호를 공유한다. 하나의 clk signal을 공유하기 때 문에 앞선 비동기 ... 이 전단의 Q 출력값을 AND한 결과값을 J와 K입력으로 대입한다. 이렇게 되면 각 stage의 결과값 을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가 하는 결과를 출력할 수 있다. 즉, 카운터를 설계할 수 있다.

리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
중앙대학교 전기회로설계실습 7. RC회로의 시정수 측정회로 및 방법설계 결과보고서

Function generator, DC Power Supply, Oscilloscope, DMM을 이용하여 주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2022.09.02

다운로드 장바구니
[A+] 중앙대학교 전자회로 설계실습 예비보고서 3. Voltage Regulator 설계

1. 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기 (DC power supply)를 설계, 구현, 측정, 평가한다.3. 설계실습 ... 계획서※ 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.(A) 설계 : 아래 그림 1에서 5 ㏀의 부하()에 걸리는 직류전압의 최대치 ()가 4.4 이며, ripple ... ()이 0.9 이하가 되도록 교류입력전원의 크기를 결정하고 C의 크기를 설계한다. 이때 diode의 저항은 0.7 ㏀으로 가정한다. 이론부와 교과서(Sedra)를 참조한다. 설계

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
판매자 표지

[첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 결과보고서 04] Thevenin 등가회로 설계

이 매우 높으셨던 조교님이셨습니다. 결과 보고서는 따로 피드백 없이 모두 만점 받았습니다. 참고하여 작성해주세요!요약 : Thevenin 등가회로를 설계, 제작, 측정하여 원본 ... 전기회로설계실습 결과 보고서설계실습 4. Thevenin 등가회로 설계본 설계실습 계획서는 제출 시 초안이 아닌 조교의 채점 후 피드백을 반영하여 수정한 보고서입니다. 채점 기준 ... 하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가? Norton 등가 회로에 대해서는 왜 실습을 하지 않는다고 생각

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2022.09.20 | 수정일 2022.11.16

다운로드 장바구니
[중앙대학교 전기회로설계실습] A+ 예비보고서 9. LPF와 HPF의 설계

2.4_(a) 입력전압과 출력전압을 오실로스코프에서 동시에 관찰하려면 어떻게 연결해야 하는가? 연결상태를 그리고 설명하라.위 회로처럼 연결하면 CH1에서는 회로 전체의 양단

리포트 | 6페이지 | 1,500원 | 등록일 2023.03.13

다운로드 장바구니
[A+] 중앙대학교 전기회로 설계실습 예비보고서 9. LPF와 HPF 설계

3.4 3.3의 결과를 실험으로 확인하려고 한다. (b) 오실로스코프 화면에 두 파장정도가 보이게 하려면 TIME/DIV을 얼마로 하는 것이 좋은가? (수평축은 10 DIV로 나누어져 있다.) 입력 신호의 주파수가 10 [kHz]이므로 주기는 주파수의 역수인 100 [..

리포트 | 10페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
RC회로의 시정수 측정회로 및 방법 설계 예비보고서

실습 제목RC회로의 시정수 측정회로 및 방법 설계[예비 보고서]제출일2021.10.291. 목적주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2. 실습 ... SPDT(single pole double throw) 2개3. 설계실습계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다(10㏁정도). DMM ... 의 내부저항을 측정하는 방법을 설계하여 제출하라.부품으로 주어진 22 ㏁ 리드저항을 R1이라 하고, 실제 R1의 값을 DMM으로 측정한다. 이상의 회로도에서 DMM의 양단에 걸리

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.12.22

다운로드 장바구니
8. MOSFET Current Mirror 설계 예비보고서 - [전자회로설계실습 A+ 인증]

실습08 예비보고서설계실습 08. MOSFET Current Mirror 설계**분반 2******* *** (05/13)1. 목적 : N-Type MOSFET을 이용하여 특정 ... : 2N7000 : 4개저항 (1 kΩ, 1/2W) : 4개가변저항 (1 kΩ, 10 kΩ, 1/2W) : 2개3. 설계실습3. 설계실습 계획서3.1 단일 Current ... Mirror 설계그림 1 Current Source* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 M1 ,M2로는 2N

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2022.05.02 | 수정일 2023.01.03

다운로드 장바구니
전자회로실험 설계 결과보고서2 CMOS 증폭단 설계 CMOS Amplifier Circuit

전자회로실험 설계 결과보고서2 CMOS 증폭단 설계 CMOS Amplifier Circuit1. 실험 결과 및 이론값설계1) MOSFET 특성 측정< 시뮬레이션 결과 >V_GS ... 코드 증폭단 회로는R _{L}의 크기를 설정하는 것이 가장 중요했다. 설계 제안서에서 시뮬레이션 해보았던 것과 같이 어느 저항에서 가장 큰 이득을 얻은 후 점점 감소하는 결과를 얻 ... ]gain0.31.290.81.512-gain이 가장 클 때의 저항R_L = 5 k OMEGA을 사용하여 회로를 설계하고 입력 신호를 증가시켜 출력파형이 왜곡되지 않는 한도 내

Non-Ai HUMAN
| 리포트 | 8페이지 | 5,000원 | 등록일 2021.04.04

다운로드 장바구니
중앙대학교] 4-bit Adder 회로 설계 예비보고서

4-bit Adder 회로 설계9-1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.9-2. 실습준비물Register 330OMEGA ... 862개LED10개switch10개9-3. 설계실습 계획서(A)ABCinSCout0*************00110110010101011100111111(B)ABC

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2021.01.05

다운로드 장바구니
6. Common Emitter Amplifier 설계 예비보고서 - [전자회로설계실습 A+ 인증]

실습06 예비보고서설계실습 06. Common Emitter Amplifier 설계**분반 2******* *** (04/28)1. 목적 : Rsig = 50 Ω, RL = 5 ... Resistor 가변저항 100 kΩ: 5대Variable Resistor 가변저항 500 Ω: 2대Capacitor 10 μF: 3대3. 설계실습3. 설계실습 계획서3.1 Emitter ... 저항을 삽입한 Common Emitter Amplifier 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 emitter저항을 사용한 Common

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.04.04 | 수정일 2023.01.03

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기