• 통합검색(3,107)
  • 리포트(2,605)
  • 자기소개서(381)
  • 시험자료(73)
  • 방송통신대(28)
  • 논문(14)
  • 서식(3)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog pmos nmos FPGA 게임 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리 stopwatch 설계 논리회로 신호등
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로및설계" 검색결과 381-400 / 3,107건

  • 자료 표지
    디지털 논리회로2 설계과제
    디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계 ... 알고리즘 분석 및 시스템 블록 설계Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.피제수(Dividend)를 Z2 , 제수(Divisor)를 A ... [0](Z2의 LSB)에 0이 시프트된다.비교가 일어날 때 마다 카운터 P가 1씩 감소하며, P가 0이 되면 비교 및 감산을 종료한다.최종 감산의 결과가 Z1에 업데이트되며 이것
    리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [지방대.합격] 삼성전자인턴 메모리사업부 회로설계 최종합격 자기소개서
    `회로설계 장인`을 꿈꾸며 다방면에서 열심히 달려왔습니다. 첫째, 졸업 프로젝트로 DRAM 및 메모리 내 로직회로(PIM) 연구를 진행하고 있습니다. 현재 Synopsys사의 ... 의 회로를 설계했고, 관련 내용을 정리하여 블로그에 포스팅했습니다. 또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog ... 라고 생각합니다. 늘 삼성전자 엔지니어를 꿈꾸며 살아왔습니다. 세계 No.1 스펙의 메모리를 설계하며 최고의 회로 개발자로 성장하고 싶었기 때문입니다. 4차 산업혁명의 도래로 메모리
    자기소개서 | 3페이지 | 5,000원 | 등록일 2023.05.05
    다운로드 장바구니
  • 자료 표지
    [디지털공학개론]JK플립플롭이용 3비트2진 카운터 T플립플롭을 이용하여 3비트 2진 카운터를 설계 과정
    이 나온다.[T 플립플롭의 진리표]TQ비고00 → 0불변10 → 1보수(Toggle)[T 플립플롭의 회로도]③. JK플립플롭을 활용한 3 Bit 2진 카운터 설계 과정ⅰ. 먼저 JK ... 자료(ㄱ) http://rockdrumy.tistory.com/298 [드럼치는 프로그래머](ㄴ) IT CookBook ppt, “동기순서논리회로”,https://www ... 디지털공학개론 과제1. JK플립플롭을 이용하여 3비트 2진 카운터를 설계 과정2. T플립플롭을 이용하여 3비트 2진 카운터를 설계 과정1. bit가 3개인 2진 숫자를 카운팅 하
    리포트 | 7페이지 | 9,000원 | 등록일 2021.05.07
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 3주차 예비보고서
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목기본적인Combinational Circuit① Decoder 설계 ... to BCD Converter의 진리표를 작성한다.(그림 5)2. 라인 디코더를 이용해 4bit binary-to-BCD 컨버터 회로를 설계하여, Verilog 코딩을 한다.3 ... . Verilog 코딩 후 컴파일 및 시뮬레이션으로 결과 값을 확인해 본다.이번 실험의 회로도 및 진리표inp1inp2D0D1D2D30*************00101100011. 2
    리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
  • 자료 표지
    전전설2 3주차 실험 결과레포트
    하는 회로를 기술한 수 있도록 하는 언어를 말한다.HDL을 사용함으로써 초기 설계과정에서의 설계오류를 쉽게 수정할 수 있고 합성에 의한 회로도 빠르게 설계 및 변경이 가능하게 되어 설계 ... - Behavioral modeling을 이용한 설계방법(if, for 문 등을 사용)- 설계한 로직을 시뮬레이션 하기 위한 테스트 벤치의 작성방법을 익힌다.3. 배경이론 및 사전 ... 으로 인해 설계 생산성이 향상되며 설계시간의 단축에 따른 설계비용이 감소한다는 장점도 있다. 현재 IEEE 표준인 동시에 미국 정부의 공인 HDL이고 전세계적으로 설계 및 설계정보 교환
    리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30
    다운로드 장바구니
  • 판매자 표지 자료 표지
    고정기능 IC의 집적도에 따른 분류를 해보고, 각 사용 용도를 나열해보자
    시키는 소자를 말한다.?다음은 집적회로의?분류 및 종류에 대해 알아보자. 집적회로는 집적도,?회로구성?등 여러가지 기준에 따라 분류할 수 있어요. 이 중 집접도에 따른 분류를 살펴보 ... 의 집적회로로 실현한 것을 의미한다.예를 들면 마이크로프로세서를 메모리나 주변기기 인터페이스 등을 합쳐 1개의 칩에 집적하는 것이다. 디지털신호, 아날로그신호, 혼성신 호 및 RF ... 거의 모든 전자기기에 들어있는 집적회로(IC)는 전자공학에선 없어서는안될?아주 중요한 전자부품이다. 그런 만큼?집적 회로는 개념의 범위가 굉장히 넓고, 복잡하다고 볼 수 있
    리포트 | 3페이지 | 2,500원 | 등록일 2024.02.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)
    , 12분 혹은 24분를 통해 분과 시를 얻고, 그 결과를 디코더 회로를 거쳐 7세그먼트로 보여준다.발진회로디지털 시계에 안정적인 클록(Clock)을 제공 할 목적으로 설계되는 회로 ... 파에서 1Hz 구형파를 얻는 회로▶ 4020을 이용하여 1Hz 구형파를 얻는 회로▶ 카운터 회로의 블록도▶ 분, 초 단위의 카운터 디코더 및 드라이브 회로▶ 시 단위의 카운터 ... , 디코더 및 드라이브 회로▶ 디지털 시계의 전체 회로도2) 4가지 기본형 레지스터의 분류에 속하는 IC들 정리레지스터의 사용1. 외부로부터 들어오는 데이터를 저장하거나 이동하는 목적
    리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_5주차 예비보고서_A+
    디지털 논리실험 및 설계 5주차 예비보고서실험 준비1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... 다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.전가산기는 입력 3개를 받아 2개의 결과를 출력한다. 이때 입력에는 자리올림수가 포함되어있다고 생각할 수 있다. 전가산기 ... 를 ∑ = (A⊕B으로 구현했다.1.2 응용 실험 (1), (2)의 회로를 구현하시오.응용실험(1)전가산기를 두개 이용하여 두 자리 이진수 덧셈기를 구현했다. 이때 두번째 전가산기
    리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 판매자 표지 자료 표지
    홍익대_디지털논리회로실험_3주차 예비보고서_A+
    디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y ... 으로 들어오는 데이터를 받아 그것을 숫자로 보고 2의 n제곱 개의 출력 회선 중 그 숫자에 해당되는 번호에만 1을 내보내고 나머지는 모두 0을 내보내는 논리 회로. 위 회로는 복호기 ... 1, Y2, Y3 4개의 결과값을 출력하는 회로이다.Y0, Y1, Y2, Y3를 출력으로 하는 AND 게이트의 입력값은 순서대로 (), (A,이다. 이 회로의 진리표는 다음과 같
    리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15
    다운로드 장바구니
  • 자료 표지
    Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 half, full, 4-bit adder
    1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 목적- 1-bit Full Adder 와 Half ... Adder 의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.- 4-bit Adder를 Verilog HDL을 이용하여 설계하고, FPGA를 통하 ... 의 논리회로만으로 구성할 수 있다.-full adder이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위의 자리올림수 출력을 상위의 자리올림수 입력
    리포트 | 7페이지 | 1,000원 | 등록일 2021.06.20
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+
    하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간 ... - assign문을 이용하여 net형 객체에 값을 할당- 우변의 값에 변화(event)가 발생했을 때 좌변의 객체에 값의 할당이 일어남- 단순한 논리 표현을 이용한 조합논리회로 모델링 ... 형 : 1비트의 wire- 논리 게이트나 모듈 등의 하드웨어 요소들 사이의 물리적 연결을 나타냄- 연속 할당문(continuous assignment), 게이트 프리미티브 등과 같
    리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2
    디지털회로실험및설계 결과 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 회로도, 이론값, 실험결과실험 1) 다음 회로 ... 화 시키면,BCA000111100011110100고로 Y = B'C + A'C + A'B가 되고, 이를 논리회로로 표현하면이론값)ABCY ... V11114.2V14.2V결과분석- 논리레벨 H 단계도 4.4V로 충분히 잘 나왔고, 논리레벨 L 단계에서 완전 0V가 나오진 않았지만, 0.xxxV 정도 측정되어서 거의 흡사
    리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22
    다운로드 장바구니
  • 자료 표지
    기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트
    의 실제동작을 확인해보자.3. 실험 장비 :1. Digilent Nexys4 FPGA Board:이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능 ... 한 설계에 적용이 불가하며 소비전력이 크다는 단점이 있다.[1]2. Vivado Design Suite 2014.4 :Xilinx에서 HDL 디자인의 합성 및 분석을 위해 제작 한 ... software suit이다.3. Xilinx :ISE (Integrated Synthesis Environment)는 Xilinx에서 HDL 설계의 합성 및 분석을 위해 제작
    리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    현대자동차 2021년 전자제어시스템 개발 합격 자기소개서
    하는 역량을 길렀습니다. 또한, PSpice를 이용하여 컴퓨터로 회로를 설계하고 이를 분석하는 역량을 길렀습니다.4. 디지털 공학(B+)논리회로 소자의 특징 및 논리연산 방법을 익히 ... 고, 레지스터와 조합논리를 합쳐 FSM을 설계하는 역량을 습득하였습니다. 또한, Quartus와 Modelsim 사용법을 익히고, 하드웨어 기술 언어인 Verilog를 이용하여 디지털 시스템 및 Testcase를 만들고 이를 FPGA Board에 구현하는 역량을 키웠습니다. ... 되는 키르히호프 법칙(KCL, KVL)과 테브난 노튼 정리를 토대로 쉽게 해석이 가능한 등가회로를 만드는 방법을 익혀, 회로 내 노드의 걸리는 전류 및 RLC소자에 걸리는 전압을 분석
    자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17
    다운로드 장바구니
  • 자료 표지
    기계공학응용실험 보고서 'PLC실험'(A+) - 부산대학교 기계공학부
    와 기초 연산자, 로직의 단순화 방법 등에 대해 살펴본다.1) 볼대수(Boolean algebra)불대수란 2진 변수와 논리 동작을 기술하는 대수를 말한다. 논리 회로의 형태와 같 ... 다이어그램은 프로그램 가능 제어기의 언어이다. 래더 다이어그램은 논리 AND연산자의 직렬회로나 논리 OR의 병렬회로에 분석이 용이하다.래더 다이어그램의 표현은 그림3.1과 같다.그림 ... 도록 만든 논리 회로이다.푸쉬 버튼(녹)을 누를 시 컨베이어 벨트가 움직이기 시작하며, 물체를 벨트 위에 놓으면(높이가 높은 원기둥 사용) 벨트를 따라 이동하다 광센서에 감지
    리포트 | 7페이지 | 1,500원 | 등록일 2020.12.21 | 수정일 2020.12.26
    다운로드 장바구니
  • 자료 표지
    9주차 예비보고서 - 디지털 시스템 설계 및 실험
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Simple Computer - Data Path실험목표1. 컴퓨터 ... 시스템의 기본적인 구조를 이해한다.2. DATAPATH를 설계 및 구현하고 검증한다.기본지식1. 컴퓨터 시스템- 폰 노이만 구조 (Von Neumann Architecture)폰노 ... (ALU)- Arithmetic Logic Unit은 덧셈, 뺄셈 등의 산술 연산과 AND, OR 등의 논리 연산을 수행하는 회로를 의미한다.- Adder, Logic Unit
    리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29
    다운로드 장바구니
  • 판매자 표지 자료 표지
    2025 한국산업은행 전기, 전자 자기소개서
    , 반도체, 전자 회로 설계 등 실무적인 역량을 갖추었고, 다양한 산업 동향과 기술 발전 방향을 꾸준히 학습해왔습니다. 이를 바탕으로 산업은행에서 전기·전자 산업의 성장 가능 ... , 전자 회로 설계 등을 심도 깊게 학습하였고, 실습과 프로젝트를 통해 산업 전반에 대한 실무적 이해를 쌓았습니다.금융적 분석 능력 개발: 금융 관련 자격증인 재무 분석과 투자 전략 ... 하겠습니다.4. 기존의 프레임을 탈피하여 새로운 변화를 시도한 경험과거 대학 시절, 전기 회로 설계 프로젝트에서 기존 방식을 벗어나 새로운 시도를 했던 경험이 있습니다. 기존 설계 방식
    자기소개서 | 3페이지 | 3,000원 | 등록일 2025.03.14
    다운로드 장바구니
  • 자료 표지
    (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서4
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험4 ... 적인 논리게이트를 통해멀티플렉서와 디멀티플렉서와 같은 효과를 갖는 회로를 만들 수 있다.4. 입력과 출력을 선택적으로 할 수 있음을 어떻게 응용할 수 있는지 생각한다.2) 실험이론 ... 에서 디멀티플렉서는 버스 데이터를 m개의 목적지 중의 하나로 전송하기 위해 이용될 수 있다.cf) 0을 꺼진 것으로 생각하는 회로를 '정논리'회로, 1을 꺼진 것으로 생각하는 회로
    리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전자공학과 합격 자기소개서, 학업계획서
    을 통해 직접 회로를 구성하고 더 효율적인 회로를 구성하기 위한 방법을 모색하는 실습을 진행했습니다. 더 나아가 개인적으로 FPGA 설계소프트웨어 Quartus를 사용하여 논리회로 ... 을 가지게 되어 전자정보통신공학부에 진학하였습니다. 전적 대학교 전기회로 수업에서 미분 방정식과 라플라스 변환을 통한 1,2차 회로를 해석하였습니다. 또한 논리회로 전공 수업 ... 와 순차회로를 사용한 파형을 직접 분석해보며, 경제성을 고려한 제품을 제작해보았습니다.전자전기공학은 우리의 삶 속에 다양하게 녹아있어 편리성을 제공하고, 관련 기술 분야 또한 매우 다양
    자기소개서 | 3페이지 | 4,000원 | 등록일 2023.12.28
    다운로드 장바구니
  • 판매자 표지 자료 표지
    건국대학교 편입학 스마트운행체공학과 학업계획서
    입학을 하고 나서 기초운행체역학, 메카트로닉스, 디지털신호처리, 디지털논리회로, 기초설계, 선형대수이론, 스마트운행체개론, 스마트운행체설계프로젝트, 스마트운행체제어실험, 미래자동차 ... 습니다. O년 동안 종사하였으며 20OO년에 퇴직한 후에는 OO센터에서 자동차 수리 및 부품 OO 일을 했습니다. 자동차 관련 공부를 더 하고 싶기도 했고 앞으로 더 개발될 첨단 ... 자동차에 대해서 알아야겠다는 생각도 들었기 때문에 건국대학교 스마트운행체공학과에 편입학을 결심하게 되었습니다.저는 OOOO대학 자동차공학과에 재학을 하면서 전기차고장진단, 기계설계
    자기소개서 | 1페이지 | 3,800원 | 등록일 2024.01.07
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 25일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:08 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기