"pipeline processor"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

컴퓨터구조 컴퓨터 구조 과제 simd pipeline 주기억장치 16bit booth booth encoding branch target buffer

판매자 표지는 다운로드시 포함되지 않습니다.

"pipeline processor" 검색결과 21-40 / 71건

실시간 Dense Disparity Map 추출을 위한 고성능 가속기 구조 설계 (High Performance Coprocessor Architecture for Real-Time Dense Disparity Map)

pipelined mode. Such that the newly devised pipelined linear array processor is optimized for the case of ... Multiple Data Stream) 모드로 동작하게 되며, 전체적으로 각 기능 블록은 파이프라인(pipeline) 모드로 실행된다. 그 결과 제안된 구조에서 제시된 파이프라인

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
강인한 비디오 워터마킹을 적용한 실시간 DVR 시스템의 설계 구현 (System Design and Realization for Real Time DVR System with Robust Video Watermarking)

purpose quad DSP processor with assembly and soft pipeline codes. The experimental result shows that

논문 | 6페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
패킷 프로세싱을 위한 새로운 명령어 셋에 관한 연구 (A Novel Instruction Set for the Packet Processing on the Network ASIP)

Interlock Pipeline Stages) 아키텍처를 기반으로 한 일반적인 ASIP에 패킷을 빠른 속도로 처리하기 위해 필요한 새로운 명령어 셋을 추가하였다. 새로 추가된 명령어 셋 ... a new network ASIP(Application Specific Instruction-set Processor) which was designed for simulation ... (Microprocessor without Interlock Pipeline Stages) architecture in high speed. The new instructions can be

논문 | 8페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
질병 원인 유전자 발견을 위한 엑솜 데이터 분석 파이프라인 (An Exome Data Analysis Pipeline for Disease-Causing-Gene Identification)

sequencing (WGS) data. In this research, we propose a pipeline system to identify disease-causal ... analyzer which is one of the main modules of the system. The analysis pipeline automates the execution ... ; 3) post alignment analysis; 4) variation calling. The exome data analyzer, a downstream processor

논문 | 21페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
실사기반 디지털 홀로그래픽 비디오의 실시간 생성을 위한 하드웨어의 설계 (A New Hardware Design for Generating Digital Holographic Video based on Natural Scene)

hardware architecture of high-speed CGH (computer generated hologram) generation processor, which ... the previous recursive calculation scheme. The last one is a fully pipelined calculation scheme and

논문 | 9페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
병렬프로세서 MIMD, SIMD, MISD, SISD

의 개요다수의 프로세서들이 여러 개의 프로그램들 또는 한 프로그램의 분할된 부분들을 분담하여 동시에 처리하는 기술병렬 처리를 위한 조건다수의 프로세서(processor)들로 하나 ... 를 위한 조건다수의 프로세서(processor)들로 하나의 시스템을 구성할 수 있도록 작고 저렴하며 고속인 프로세서들을 사용할 수 있어야 한다.한 프로그램을 여러 개의 작은 부분 ... )병렬 처리를 위한 조건다수의 프로세서(processor)들로 하나의 시스템을 구성할 수 있도록 작고 저렴하며 고속인 프로세서들을 사용할 수 있어야 한다.한 프로그램을 여러 개

리포트 | 6페이지 | 2,000원 | 등록일 2018.06.17

다운로드 장바구니
인하대학교 디지털시스템설계 project (verilog)24bit Booth multiplier design

1. 서론최근 IoT 및 다양한 멀티미디어의 응용에 관련하여 빠른 성능의 processor가 요구되기 때문에 고속의 곱셈기의 설계에 대한 요구도 증가하고 있는 추세이다. 본 ... 프로젝트는 Booth’s algorism과 Pipeline, Wallace tree 등을 이용하여 빠른 곱셈기를 설계하는 데 의미를 둔다. 본 프로젝트에서 사용할 이론은 Booth's ... encoder(Radix-4), Wallace tree, Carry Save Array(이하 CSA), Carry Lookahead Adder(이하 CLA), Pipeline이

리포트 | 53페이지 | 5,400원 | 등록일 2017.01.06

다운로드 장바구니
주기억장치(RAM, ROM), memory-mapped I/O와 DMA, 병렬처리 및 파이프라이닝에 대한 자료

processor), 인터리브드 메모리(interleaved memory), 캐쉬(cache) 메모리, 다중 기능장치(multiple functional unit), 파이프라인 기능 ... 장치(pipelined functional unit) 등이 이용되었으며, 명령 룩-어헤드(instruction look-ahead), 명령 파이프라이닝(instruction ... pipelining), 데이터 파이프라이닝(data pipelining)등의 기법도 사용되었다. 그리고 이들과 같은 기법 외에도 데이터흐름(dataflow)모델이나 리덕션 머신

리포트 | 8페이지 | 1,500원 | 등록일 2018.04.08

다운로드 장바구니
[컴퓨터구조] 중간범위 간단 정리

처리 지원Pipeline supercomputer(파이프라인)① 하나의 CPU 내에 다수의 연산 장치를 포함② 고속 벡터 계산이 가능Massively parallel computer ... )분리형 입출력(isolated I/O)? 듀얼 프로세서(dual processor)CPU를 두 개를 장착함으로써 작동 클럭 / 캐쉬 등등이 서로 공유되지 않는 형태? 듀얼 코어 ... 프로세서(dual core processor)캐쉬 / 작동클럭 등등이 전부 공유되는 하나의 반도체 구조SIMD 조직? 하나의 기계 명령어가 다수의 프로세싱 요소들의 동시 처리(c

리포트 | 8페이지 | 1,000원 | 등록일 2019.04.01

다운로드 장바구니
RISC와 CISC 차이, 비교, 특징 설명한 보고서

쉽게 접할 수 있는 CPU는 intel Processor 이다. 특히 펜티엄은 RISC의 일 부만을 도입해 CISC방식이 남아있어 많이 복잡하지만 MIP는 RISC의 전형적인 방 ... (instruction pipeline)은 명령어를 읽어 순차적으로 실행하는 프로세서에 적용되는 기술로, 하나의 명령어가 실행되는 도중에 다른 명령어 실행을 시작하는 식으로 동시

리포트 | 12페이지 | 1,500원 | 등록일 2018.09.22 | 수정일 2019.10.13

다운로드 장바구니
STX 조선해양 플랜트 부문 자기소개서 입니다. (최종합격)

이 있습니다. 주제는 Pipelined MIPS Implementation으로 각종 연산을 위한 processor에 pipeline를 첨가하는 프로젝트 입니다. 모듈을 만들고, 각 ... 모듈을 연결하였습니다. 이 프로젝트는 processor를 만드는 과제였지만, 조건에 따라 output을 결정하는 것이기 때문에 계장설계와 큰 틀에서 비슷하다고 생각합니다. 저

자기소개서 | 3페이지 | 3,000원 | 등록일 2013.12.18

다운로드 장바구니
KT의 IT직군 자기소개서 입니다. 최종학격 자기소개서 입니다. 2013 하반기. 정성을 다해 쓴 자소서 입니다.

는 Pipelined MIPS Implementation으로 각종 연산을 위한 processor에 pipeline를 첨가하는 프로젝트 입니다.② 본인의 역할과 구체적으로 수행했던 일프로젝트는 크 ... 게 두 가지의 할 일로 나뉩니다. 첫째는 모듈을 만드는 것입니다. 저의 경우Processor를 위해서 총 13개의 모듈이 필요했습니다. 기본적인 4칙연산을 위한 모듈, 버퍼를 저장

자기소개서 | 3페이지 | 3,000원 | 등록일 2013.12.18

다운로드 장바구니
서강대학교 컴퓨터아키텍쳐_설계_Instruction_Simulator

pipeline processor를 설계한다. (2) 인스트럭션의 구조 32bit instruction을 C언어로 구현하기에 앞서 instruction의 정의가 필요하다. 일반

리포트 | 20페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

다운로드 장바구니
[디지털시스템실험(Verilog)] Memory Top & Writeback 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Memory Top & Writeback실험목표① PICO Processor의 Memory Top과 Writeback을 구현한다.실험준비물ModelSim(HDL Simulator)기본 ... tage의 pipeline stall 신호(me_dq가 0일 때 memory stage가 stall됨)- dmem controller의 rdy_x가 1인 경우 : 0- 그 외

리포트 | 3페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
ARM Core Processor와 AMBA 구조

■ ARM Core Processor1. ARM Ltd. 이란?ARM Ltd.는 England에 본부를 둔 technology company이다. 1990년에 설립 ... 되었으며 RISC Microprocessor를 생산하여 Processor IP(Intellectual Property)와 Physical IP를 판매하고 있다. 반도체 제조회사에서부터 OEM 제 ... 하였다. 1994년 Acorn은 그들의 Risc PC computers에서 main CPU로 ARM610을 사용하였다.계속되는 변화의 처음부터 끝까지 core processor는 거의 같

리포트 | 13페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
컴퓨터구조과제 2장,3장 연습문제 및 정리,검색

performance processor chips such as the POWER4 contain more than 170 million transistors. Since it is a ... transistors on a chip. Until now,designers of high-performance CMOS processors have used the increasing c ... . Over the years this latency, as measured in number of processor cycles, has increased from a few

리포트 | 6페이지 | 1,000원 | 등록일 2010.10.14

다운로드 장바구니
ARM9 의 특징및 구조,

ARM 9 Processor1. 특징1) ARM7 core의 성능을 개선2) 5단계 Pipeline : Fetch, Decode, Execute, Memory, Write ... ※ ARM7 Pipeline : Fetch, Decode, Execute※ pipeline - process의 빠른 처리를 위해 어떤 하나의 operation이 완료되기 전에 그 다음 ... 스테이지를 통과하게 되면 최종적인 연산 결과를 얻음ARM7Fetch : 명령어를 메모리에서 읽어서 레지스터(instruction pipeline register)로 옮긴다

리포트 | 6페이지 | 5,000원 | 등록일 2010.03.09

다운로드 장바구니
리눅스 설치와 컴퓨터 정보

여 작성하시오.CPU 속성:제조자 Intel버전 CPU Version최대 클럭 4096 MHz현재 클럭 2000 MHz타입 Central Processor전압 3.3 V상태 사용 ... , Burst, Pipeline BurstSRAM 유형(현재) Asynchronous소켓 유형 L1 캐쉬캐쉬 속성:타입 내부상태 사용함동작 모드 Write-Back최대 크기 4096 KB ... 현재 크기 1024 KBSRAM 유형(지원) Asynchronous, Burst, Pipeline BurstSRAM 유형(현재) Burst소켓 유형 L2 캐쉬메모리 장치 속성:메모리

리포트 | 17페이지 | 2,000원 | 등록일 2009.12.23

다운로드 장바구니
Computer Organization and Architecture Designing for Performance (8th Edition) 제 9,10장 연습문제

of processors, the NOP opcode will cause a synchronization of the pipeline.연습문제 10.11스택이 프로세서에 의해

리포트 | 11페이지 | 3,000원 | 등록일 2011.03.20

다운로드 장바구니
Branch Target Buffer란 무엇인가

측면에서 사용하는 스킬이라 할 수 있다.ARM에서 사용하는 측면보다 좀 더 보편적인 경우를 살펴보도록 하겠다.흔히 processor에서는 pipeline이라는 기술을 사용한다. 이 ... Branch Target Buffer란 무엇인가?Branch Target Buffer(이하 BTB)는 쉽게 말해서 embedded processor에서 높은 성능과 효율적인 비용 ... 프로가 branch instruction이다.이중에서도 conditional branch는 예측을 하기가 더욱 어렵기 때문에 pipeline에는 더욱 안좋다. 그리고 ARM은 c

리포트 | 7페이지 | 1,000원 | 등록일 2007.06.10

다운로드 장바구니

이전10개 123 4 다음10개

파워링크

신청하기