"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

설계실습 전기회로설계실습 아날로그 전자회로설계실습 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 3,861-3,880 / 4,993건

최신 2017 SK Hynix 합격 자소서 (SK 하이닉스)

및 단위 공정 기술에 대한 기술 Roadmap 구축설계■ 상세 직무 ㅇ시스템 및 어플리케이션 이해에 기반한 구조(Architecture) ㅇ디지털 및 아날로그 회로설계 ... 준비해 왔는지 구체적으로 기술하십시오. (1000 자 10 단락 이내)- è prossima(그리고 다음)제가 SK 입사 후 하고 싶은 분야는 회로설계입니다. 수많은 분야에서 기업 ... 을 사용한 독자적인 회로개발로 약 5Mbps까지 전송환경을 구현하는 데 성공했습니다. 이러한 이론과 실습 그리고 다양한 프로젝트 경험을 통해 SK에서 회로 연구개발에 큰 역할을 할 수 니다.

자기소개서 | 4페이지 | 3,000원 | 등록일 2017.09.09

다운로드 장바구니
HDL및실습_State Machine상태머신 이해하기_횡단보도제어기_BCD_GRAY_10진_16진 카운터 설계하기

설계하기111. State Machine(상태 머신) 개요디지털 회로에서 상태머신은 설계 가능 논리 소자, 프로그래머블 로직 컨트롤러, 논리 회로 그리고 플립플롭 또는 전자계전기 ... 로 구성되는 것을 목표로 한다. 회로의 운용/동작 순서를 정의하여 효율적인 동작을 할 수 있도록 구성하는데 효과적인 설계 방식이다.Case 구문을 이용한 상태 머신 설계를 통해 상태 ... 천이를 정의하는 순차논리회로를 설계하는 것을 목표로 하였다.아래의 6가지 회로를 case구문을 사용해 설계를 하면서 state machine을 이해하는 것을 목표로 한다.1

리포트 | 13페이지 | 3,000원 | 등록일 2020.07.05

다운로드 장바구니
02 논리회로설계실험 결과보고서(전,반가산기)

, 동작적,자료흐름적 모델링과 같은 결과를 나타냄을 볼 수 있다.3. 고찰VHDL을 이용하여 반가산기와 전가산기를 설계하는 실습을 진행하였다. 이 전까지는 논리회로를 설계하는 방법 ... 논리회로설계 실험 결과보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 ... ) Schematic Design1) Design2) Wave Form3) 결과 분석Schematic Design으로 설계하는 방법은 모델링 방식과는 다르게 논리회로를 그려 설계한다. 방법은 다르

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
중첩의원리와 테브난,노턴 정리 -결과

정리를 적용하여 실습할 수 있는 회로가 나타나 있다. 그리고 예비과제에서 주어진 과제에 따라 이론값을 각각 구한다. 이후에 실제로 회로를 구성한 뒤, 측정한 결과값과 이론값이 어떠 ... 기초회로실험- 결과보고서 -- 8조 -정보통신공학부중첩의 원리와 테브난/노턴 정리- 실험의 목적 -(1) 중첩의 원리를 이해한다.(2) 테브난 정리 및 노턴정리를 이해한다.(3 ... ) 테브난 및 노턴 등가 회로의 상호 변환을 이해한다.(4) 직류 전압원과 전류원의 특성을 이해한다.- 실험의 개요 -기초회로실험 교재에 있는 예비과제에 중첩의 원리와 테브난/노턴

리포트 | 4페이지 | 1,000원 | 등록일 2015.10.18

다운로드 장바구니
[VHDL][논리회로] 자판기 설계(3가지,반환)

[VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도 있습니다

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17

다운로드 장바구니
SK고용디딤돌 2기 반도체 연구개발 합격 자소서입니다. 반도체 설계 특히 Layout 분야 경력을 희망하였습니다. 직무 경험 및 직무 외 경험으로 면접까지 합격하였습니다.

는지 기술하시오. 572 / 600첫 번째는 반도체 설계 분야입니다. 학부 연구생 시절 Cadence Virtuoso를 이용하여 적외선 센서의 회로 설계와 Layout 설계를 수행 ... , 팀워크를 발휘한 대표적인 최근 경험 두가지를 골라 본인의 구체적 행동과 결과 위주로 최대한 객관적인 입장에서 기술하시오. 597 / 600대한상공회의소에서 전자회로 설계 전문가 과정 ... 고 시뮬레이션을 수행했습니다. 또한, 실제 저항, IC 등의 소자에는 문제가 없는지 멀티미터로 확인하며 제작을 하였습니다. 시간은 다소 걸렸지만 기간 내에 완벽히 제작하겠다는 책임감과 끈기를 바탕으로 3일에 걸쳐 회로 설계부터 제작 및 결과 발표까지 완수할 수 있었습니다.

자기소개서 | 1페이지 | 3,000원 | 등록일 2017.03.02 | 수정일 2017.04.03

다운로드 장바구니
VHDL을 이용한 가산기설계 2

VHDL을 이용한 가산기설계 2 B반 5조 2009312075 차승현 2013. 04. 10 Introduction 5주차 실습이었던 가산기 설계 실습은 저번 주 실험과 주제 ... 실습시간에 설계했던 Ripple Carry Adder와 달리 CLA는 연산에 이용될 input의 bit가 커지더라도 연산에 필요한 시간에는 큰 차이가 없다는 것이 장점이다. FA ... Sum값을 알 수 있다. 이렇게 구한 Sum값은 다음과 같다. GP Full Adder GP Full Adder은 저번 실습 때 설계한 Full Adder와 비슷한 형태이다. 다만

리포트 | 19페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름 ... 을 확인할 수 있다.Reference교안 – Verilog HDL 실습 Lab#08 Application Design @ 7-segment and Piezo Control, 서울

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[예비보고서(자료조사)] Half Adder, Full Adder, Half Subtracter, Full Subtracter(가산기, 감산기)

되어 있고 어떻게 설계가 되어 있는지 조사해본다.2. 실습 내용(이론)Adder에는 Half Adder와 Full Adder가 있다. Adder에 대해서 알아보고, Half ... 예비 보고서(Full Adder, Half Adder, Subtracter)1. 실습 목표Half Adder, Full Adder와 가산기에 대해서 각자 하는 역할과 어떻게 구성 ... Adder와 Full Adder가 무엇인지 알아보자,▶Adder(가산기): Adder란 한국어로 ‘가산기’라고 불리는 것인데 여기서 가산기는 말 그대로 덧셈을 수행하는 회로이다. 덧셈

리포트 | 6페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
KIT를 이용한 ALU

했던 회로와 같았으며, 단지 이를 LED, 7Segment을 통해 각 연산 결과를 알아볼 수 있었다. ALU 회로는 저번 실습 때 해봤으므로, 이번엔 KIT 위주의 연산 결과와 행동 ... 을 알아보도록 하겠다. ◎ KIT 우리가 사용하는 키트는 회로 설계를 검증하는 장비로서 우리가 설계한 회로를 확인해 볼 수 있다. Rov-lab을 이용하며 디스플레이 소자 ... 에서 회로를 정상적으로 KIT에 구현시켰을 때의 모습이다. Design 1) Describe what your circuit does ALU 이번 실습에 KIT에 적용할 회로 ALU

리포트 | 17페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
노틸러스효성 공채/설계개발직 자기소개서 합격예문 + 면접후기 (노틸러스효성 채용 자소서/취업 면접족보/지원동기)

실행을 위해 필요한 자바를 스터디 형식으로 공부하여 습득하였고 필요한 회로를 설계하고 00그램을 그렸습니다. 부품들을 조립하여 하드웨어를 제작하고 습득한 지식들을 이용하여 프로젝트 ... 는다면 어떻게 하시겠습니까? 자기소개를 해보세요. 다른곳에서 면접 본 적이 있는가? 지원동기가 구체적으로 무엇인가요? 회로설계를 해본 적 있나요 구체적인 경험 [ 한글 이력서양식 ... 하면서 꼼꼼하게, 그리고 집중력'으로 나타낼 수 있습니다. 이를 통해 현장실습을 진행하는 동안 수백 개의 보고서를 빠른 시간 안에 정확하게 계획하고 정리할 수 있었습니다. 2. 지원

자기소개서 | 6페이지 | 5,000원 | 등록일 2019.10.17

다운로드 장바구니
업무계획서

Up 3월 100% 100%특허출원(1건) 신제품관련 특허출원 신제품 개발관련 특허출원 6월 50% 50% 100%합 계 100%xxx㈜회로설계신뢰성평가샘플제작인증 및 양산회로설계 ... 신뢰성평가샘플제작인증 및 양산FND 설계 및 제작신뢰성평가성능평가인증취득회로설계평가 /납입제작제품컨셉설정회로 및 기구설계제품제작고객불량대책수립 및 검사벙법 개선공정 L/T 개선 ... 개발(4건) 1. xxxxx 개발 1) xxxxx 개발① 회로설계 계획 100% 김xx실적② 샘플제작 80%③ 신뢰성평가 70%④ 시험인증 0%⑤ 양산 0%2) xxxxx 개발

서식 | 9페이지 | 1,100원 | 등록일 2013.03.28 | 수정일 2017.08.21

다운로드 장바구니
vhdl 기본적인 논리회로 설계

·VHDL 설계 실습 결과보고서VHDL Lab_01일시2013-9-24전공실습시간학번이름제목기본적인 디지털 논리회로의 설계실습 목적디지털 논리회로는 schematic과 같이 ... 그래픽으로 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본 실습에서는 기본 논리 게이트로 구성된 회로를 schematic과 VHDL로 각각 설계하여 시뮬레이션 ... 하고 DigComV32에 다운로드하는 과정을 실습함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과진리표IN : A, B, C, D OUT

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.30

다운로드 장바구니
BJT의 이미터 및 컬렉터 귀환 바이어스 예비보고서

-%ED%9A%8C%EB%A1%9C-%EC%99%80-%EC%BD%9C%EB%A0%89%ED%84%B0-%EC%88%9C%ED%99%98-%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4예비보고서 전자회로설계및실험1 실험일: 2016 년 4 월 25 일 ... 실험 제목 : BJT의 이미터 및 컬렉터 귀환 바이어스실험에 관련된 이론1. 이미터 바이어스 회로단일 혹은 2중 전원 공급기를 사용하여 구성될 수 있으며 전류 귀환 바이어스 ... 을 제공한다. 이미터 바이어스 회로를 사용하는 주된 이점은 트랜지스터의 β 값이 회로의 직류 전압에 대한 영향이 작다는 점이다. 이 회로는 2개의 바이어스 전원을 사용하는데 VEE

리포트 | 10페이지 | 1,000원 | 등록일 2016.06.19

다운로드 장바구니
RLC 회로 실험 레포트

부품 : 1/4W 250Ω 저항(3개), 인덕터(3개), 캐패시터(3개)2. 기본 이론전자 회로 실험을 위해서는 계측 및 회로 설계 장비가 필수적이다. 본 실험에서는 각각의 계측장비 ... 의 사용법을 알아보고, 실제로 간단한 회로를 꾸며 실습을 진행한다.1) 저항1. 종류- 탄소 피막 저항 : 가장 일반적이고 저가격의 저항기. 잡음이 심하다는 결점이 있다.- 어레이 ... 실험 2 RLC 회로1. 실험 목적전자 회로의 기본소자는 R(저항), L(인덕터), C(캐패시터) 이다. 본 실험에서는 각각 소자의 특성에 대해 공부하고, 이를 바탕으로 각 소자

리포트 | 5페이지 | 1,000원 | 등록일 2015.09.13

다운로드 장바구니
엑티브필터

Active Filter저역 통과 여파기(Low-Pass Filter)1. 실험 목적OP AMP를 이용하여 저역통과 여파기의 동작 원리를 이해하고 설계방법을 실습한다.2. 관련 ... Filter)1. 실험목적OP AMP를 이용한 고역통과 여파기의 동작원리를 이해하고 설계방법을 실습한다.2. 실험 이론그림에서 보여주듯이 VCVS 고역통과 여파기는 동치 VCVS 저역 ... 이론가장 간단한 2차 저역통과 여파기는 VCVS (Voltage Controlled Voltage Source) 회로인데, 그 회로는 다음과 같다. 이 회로에 대한 차단 주파수

리포트 | 5페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니
평화발레오 합격 자기소개서

[합격 자기소개서]평화발레오목차자기소개서 3000자 이내(자율형식)1. 삶의 가치관2. 입사지원동기3. 현장실습 경험4. 프로젝트 경험5. 입사후 포부 생산관리직자기소개서 ... 때는 전공과목으로 팀원들과 ‘배틀 로봇 설계’를 수행하였고, 4학년 종합설계과제에서는 ‘휴대폰 애플리케이션을 이용한 자율 주행 RC카’를 설계한 경험이 있습니다. 학부시절 동안 ... 은 자동차의 가장 기본적인 하드웨어 부분을 설계하여 테스트하고 평가한 결과물이지만 프로젝트를 설계하면서 품질의 중요성 및 동작 원리, 문제 해결 능력에 대한 전반적인 지식을 쌓을 수

자기소개서 | 5페이지 | 3,000원 | 등록일 2018.08.18

다운로드 장바구니
전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계

통신회로 및 실습과제 [4] 전가산기 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계정보통신공학과 ... 는 네스티드 if문 설계>1. 소스작성-Verilog Module-Synthesize – XST-Verilog Test Fixture-실행결과*실습결과 및 고찰이번 실습은 전가산기 ... 겸 전감산기, 2의 보수 로직, 16진수-BCD코드 변환, 16진수-ASCII코드, 블록문이 있는 네스티드 if문 설계하기 였다. 전가산기 겸 전감산기는 SEL변수를 추가하여 0일

리포트 | 8페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니
시퀀스밸브의특성실험

< 유공압 제어 및 설계 >담당 교수님 :과 제학 부전 공조학 번이 름제출일자시퀀스밸브의 특성실험목적 : 1. 시퀀스밸브를 이용한 회로에서 유압실린더의 순차작동을 확인한다.2 ... (1), 시퀜스밸브/HCG-03(1), 압력계(3)실습순서1. 아래 그림과 같이 유압회로를 구성한다.2. 릴리프밸브를 50bar로 설정하시오.3. 방향전환밸브를 위치를 전환 ... 는 유량이 체크밸브를 통해서 바로 탱크로 전달이 되기 때문이다.5. 개인고찰- 실습을 통해서 시퀀스 밸브의 작동원리와 사용방법을 이해 할 수가 있었다. 이론수업만을 들었을때는 내부

리포트 | 6페이지 | 1,000원 | 등록일 2016.03.31

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS AND,OR Layout Simulation 결과 보고서

설계 방법우리는 앞선 실습에서 NAND와 NOR, Inverter를 Layout과 NETLIST로 작성하였다.AND와 OR는 지금까지 제작한 3가지의 회로를 조합하면 만들 수 있 ... VLSI 설계 및 프로젝트 실습 REPORTCMOS AND, OR Layout 및 Simulation1. 실험목표이번 실험의 목표는 Magic Tool을 이용하여 CMOS AND ... 를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션③ Magic tool을 이용

리포트 | 11페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니

이전10개 189 190 191 192 193194195 196 197 198 다음10개

파워링크

신청하기