"NAND게이트"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리설계 레포트 nand 게이트 비동기식 카운터 clk 논리함수 래치와 플립플롭

판매자 표지는 다운로드시 포함되지 않습니다.

"NAND게이트" 검색결과 301-320 / 1,690건

아주대학교 논리회로실험 / 9번 실험 RAM 결과보고서

은 각각의 핀의 역할에 대한 명확한 이해와 NAND 게이트의 구성이다. 조금 더 엄밀히 말하자면 NAND 게이트를 이용한 RS 래치 (플립플롭)로 해당 회로가 구성되어 있음을 확인 ... 과 함께 NAND 게이트의 입력으로 들어가는 것을 확인할 수 있다. 따라서 OE가 0이면 플립플롭의 출력과 무관하게 Output이 0이된다. 반대로 OE가 1이면 플립플롭의 출력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
아날로그 및 디지털회로설계실습 11 카운터 설계 예비 리포트

도록 NAND 게이트와 AND 게이트를 사용해서 reset회로를 구성했다. 16진 동기 회로는 이론부의 8진 동기 회로를 확장해서 설계했고 파형을 확인했다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
실습 9. 4-bit Adder 회로 설계 예비보고서

, 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08 : 5개OR ... 이론조합 회로(또는 조합 논리 회로)는 입력과 출력이 있는 논리 게이트의 집합으로 구성되는데, 어떤 시점에서도 오직 현재의 입력값에 따라 그 출력값이 정해지는 회로를 의미 예) 가산

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
판매자 표지

전자계산시 논리회로에서 조합논리회로와 순서논리회로의 차이점을 제시하고, 구조 및 특징을 제시하시오.

를 사용한다. 간단하게 정리하면 동기식은 클럭이 있고 비동기식은 클럭이 없다는 것이 차이점이다.1) RS플립플롭두 개의 NAND 게이트로 구성된다. 두 개의 입력과 두 개의 출력 ... 되는 논리회로로 입력, 논리 게이트, 출력으로 구성된다. 이때 출력 값은 0과 1의 조합 함수이다. 조합 논리 회로는 입력 신호를 통해 출력을 결정하므로 기억회로를 가지지 않

리포트 | 8페이지 | 3,500원 | 등록일 2024.01.21

다운로드 장바구니
디지털회로실험 가산기 결과보고서

실험을 통해 2진수 시스템에서 반가산기와 전가산기에 대해 알아보고 NAND게이트를 통해 구현해보았다. 반가산기와 전가산기를 구성할 때 점프선의 연결이 굉장히 복잡했는데, 점프선

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16

다운로드 장바구니
울산대학교 디지털실험예비22 디지털 논리회로의 전압특성과 지연시간

다. 이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능 ... } : 3.077V표 22-1 게이트 동작전압--------------------------------------------------------------------------------개수출력전압 변화와 NOT 게이트 시간차TTLCMOS05V6V45V6V12

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
판매자 표지

한국전력공사 전기,전자 직군 합격 자기소개서

, OR, NAND, NOR 게이트에서 원인을 분석하였습니다. 1주일 동안은 문제를 찾지 못해 연습에 어려움이 있었지만 엔플북스 전자캐드 책을 통해 문제를 찾기 위해 노력했습니다. 또한 ... 명을 대상으로 교내기능경진대회가 있었습니다. OR CAD를 준비하는 중 논리게이트에서 오류가 생겨 더 이상 다음 작업으로 진행되지 못했는데, 무엇이 문제인지 알기 위해 AND ... 전자과 선생님과 연구를 하며 오류를 분석하던 중, 논리게이트 설정과정에서 필수적으로 해야 하는 핀 번호를 지정해주지 않아 오류가 발생함을 알 수 있었습니다. 1논리게이트의 문제점

자기소개서 | 6페이지 | 3,000원 | 등록일 2023.02.10

다운로드 장바구니
판매자 표지

[전자회로] Pspice (FlipFlop) 실험 레포트

플립플롭3. 결과- RS 플립플롭- JK 플립플롭4. 고찰? 시뮬레이션 조건Time : 0s ~ 4sRS플립플롭과 JK플립플롭을 직접 설계하여 보았다.RS플립플롭은 NAND 게이트

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.11.30

다운로드 장바구니
포항공과대학교 일반대학원 전자전기공학과 연구계획서

(Silicon-Oxide-Nitride-Oxide-Silicon) NAND 플래시 메모리의 경우 단일 결정립계 및 인접 셀에 저장된 전하에 따른 임계 전압 변동, 반전 모드와 무접점 ... 나노와이어 FET 간의 게이트 일함수 가변성과 랜덤 이산 도펀트의 아날로그 성능 지수 비교, FinFET 및 나노시트 FET의 단일 이벤트 과도 현상, 진공 전계 방출 트랜지스터

Non-Ai HUMAN
| 자기소개서 | 1페이지 | 3,800원 | 등록일 2021.11.17

다운로드 장바구니
디지털공학개론 ) 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도를 나열해보자.

개의 트랜지스터를 포함하는 IC를 의미한다. 이러한 IC는 간단한 논리 회로, 플립플롭, 게이트 등과 같은 기본적인 디지털 기능을 수행할 수 있다. 1) 기본 논리 연산: AND ... , OR, NOT 게이트와 같은 기본적인 논리 연산 회로에 사용된다. 2) 플립플롭: 플립플롭은 데이터 저장이나 상태 유지에 사용되는 기본적인 디지털 회로로, 소규모 집적 IC ... 용량 메모리: NAND 플래시 메모리, DRAM 등 대용량 메모리 칩이 초대규모 집적 기술을 사용하여 제조된다. 3) ASIC(Application-Specific

리포트 | 5페이지 | 3,000원 | 등록일 2024.10.24

다운로드 장바구니
판매자 표지

삼성전자DS 반도체 공정설계_자소서_PT면접주제(10)와 실제답변(1)

습니다.3D NAND 수직 채널 최적화:원자층 식각(ALE) 기술을 도입하여 채널 균일성을 향상시켰습니다.펄스 플라즈마 증착(PPD) 기술을 적용해 균일한 게이트 절연막을 형성 ... 비용 최대 40% 절감 가능성을 확인했습니다.3D NAND 프로젝트:읽기/쓰기 속도 20% 향상 목표를 달성했습니다.수직 채널의 균일성이 기존 대비 15% 개선되었습니다.ALE ... 로드맵 중 알려진 것들을 중심으로 뽑아보았습니다.3D NAND 플래시 메모리의 수직 채널 구조 개선 방안 제시DRAM 공정에서 고종횡비(high aspect ratio) 구조물

자기소개서 | 7페이지 | 4,000원 | 등록일 2025.01.28

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 카운터설계(counter) 예비

_{(2)}이므로,1010 _{(2)}가 되는 경우에 clear시키기 위해 4-input NAND GATE ,2-input AND GATE를 하나씩 이용했다. JK FLIP-FLOP ... 의 출력으로bar{Q}도 나오기 때문에 NOT게이트를 이용하지 않아도 된다.(카운터 출력 그래프, 아래 그래프가 낮은 비트)1010 _{(2)}이 된 후 다시0000 _{(2

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니
인천국제공항공사 통신직 전공 문제 복원

는?255.255.255.0 255.255.255.192 255.255.255.2408. IP 분배 해주는 장비를 모두 고르시오? 라우터 스위치, 허브, 브릿지, 게이트웨이9 ... . TTL NAND GATE TOTEMPLE형 출력 TR 사용 이유? 고속 스위칭 동작 위해2. N 입력을 2^N으로 바꿔주는 것은? 디코더3. 직렬 INTERRUPT 처리? DAUSY ... 에 강하다?(FM 특징?)7. 전력 최소 소모하는 논리게이트는? TTL8. L,C 특성 아닌것? 주파수 0일때 컷, 에너지 저장 소비한다. 답 : L에 일정한 전류흐르면 V=09

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 5,000원 | 등록일 2021.12.13

다운로드 장바구니
아주대학교 논리회로실험 / 5번 실험 Decoder & Dencoder 예비보고서

01111111100100111111111101핀 구성함수 다이어그램IC 이름74HC20 (Dual 4-input NAND gate)핀 구성함수 다이어그램논리 다이어그램진리표ABCDY0 ... 한다. (역순)3. 우측 Vcc와 내부 빵판을 연결하여 7420 소자들의 필요한 입력에 연결한다.4. 7404의 1Y와 7420 소자들의 1번 게이트에 입력한다.5. 7404의 2Y ... 와 첫 번째 7420 소자의 2번 게이트, 두 번째 7420 소자의 게이트들에 입력한다.6. 7404의 3Y와 위 7420은 2번 게이트와, 아래 7420은 1번 게이트에 입력한다.7

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
디지털회로실험 플리플롭 결과보고서

시켜서 주었다. 클록이 1일 때, 각각의 값이 적절하게 나오는 것을 실험을 통해 확인 할 수 있었다. 세 번째 실험은 NAND게이트(74LS00)를 사용하여 D플립플롭을 구성 ... 입력방법, 그리고 예비보고에서 공부한 각각 플립플롭의 입력값에 따른 적절한 동작(출력값)에 대해서 알 수 있었다.첫 번째 실험은 R-S 플립플롭을 NOR게이트(74LS02)를 이용 ... 이 나오는 것을 확인하였다. 두 번째 실험은 위 R-S 플립플롭회로에 AND 게이트를 이용해서 클록을 주는 실험이었다. 클록은 함수발생기를 이용해서 5V에 100Hz 구형파를 발생

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

반도체소재공정(Si IC/p-n diode/bipolar transistor/MESFET/MOSFET/FinFET/GAAFET)

FET) 그러나 이 소자의 대부분이 반도체로서는 Si를, 절연체에는 SiO2를, 그리고 게이트전극에는 금속이나 고농도로 도핑된 다결정실리콘을 사용해서 만들어지므로 MOSFET ... 으로 나타낸 것이다. n+형 소스와 드레인영역은 비교적 저농도로 도핑된 p형 기판에 확산 또는 주입으로 이루어지며, 얇은 산화물층은 Si 표면으로부터 전도성 게이트를 분리 ... 된다.6. FinFET트랜지스터는 게이트(Gate)에 전압이 가해지면 채널(Channel)을 통해 Source와 Drain으로 전류가 흐르면서 동작하게 된다. 기존에 사용하던 평판

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2022.03.26

다운로드 장바구니
[부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register & 11장 비동기 및 동기 카운터의 설계(10주차 예비보고서) A+

의 출력상태만이 반복 되도록 한다. 10번째 클럭 펄스가 들어오면 출력은 0101 이 되어야 하는데, 이 순간 NAND 게이트 출력이 0으로 바뀌게 되므로 이것이 귀환되어 모든 플립 ... 의 차기상태(next state)를 나타낸 것이다.Racing 현상에 대해서 설명하시오.이 현상은 하나의 게이트에 대한 두개의 입력이 동시에 변할 때 일어나는 문제이다. 플립플롭 ... 만, 전달지연이 크다.리플캐리 계수기앞단 플립플롭의 입출력을 AND 게이트로 모아 JK플립플롭의 입력으로 넣어주는 것이다. 비동기식 계수기보다 복잡하지만 동기식 계수기보다는 간단

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25 | 수정일 2021.04.27

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 CMOS-TTL Interface 결과 보고서

었다.이 결과 값을 통해 CMOS NAND 게이트 회로는 A,B 두 개의 입력이 모두 high이면 p-channel FET는 off되고, n-channel FET는 on 되어 출력 ... [kΩ]47[kΩ]Vout5.0374.8594.9544.9985.0165.031? 실험 결과 분석- 실험 (1)CMOS를 이용해 2입력 NOR 게이트를 구성하였다. NOR 게이트 ... 과 측정값이 매우 근사하게 나타났다. 회로 구성과 측정이 올바르게 잘 된 것으로 판단된다.실험 결과를 통해 CMOS NOR 게이트 회로는 두 개의 입력이 모두 low이면 p-c

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.12.22 | 수정일 2024.07.21

다운로드 장바구니
부산교통공사 통신, 전기, 신호 전공 문제 기출 복원(09~15년)

로 고, C 출력 게이트 묻는 문제=> AND게이트랑 NOT 연결로 NAND게이트15. 공진 첨두값 범위 문제16. 오차 구하는 거 묻는 문제 => 오차는 (측정값-참값)이라 (100 ... 랑 저항Q1의 기능? 온도 보상??- 컬렉터 베이스 전위? 부전위, 영전위 등등- 전압변동률, 전압 구하는 문제, 전계 구하는 문제- 논리함수 AND+NOT = NAND 그림- 제동비

Non-Ai HUMAN
| 자기소개서 | 11페이지 | 15,000원 | 등록일 2021.12.13

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서6

- R-S latch는 NAND 게이트의 조합으로 만들 수 있다. 이 R-S latch에 기본 회로에 클럭 입력(C)을 추가하여 만든 플립플롭이 R-S F/F이다. F/F는 한 클럭 ... Gate가 NAND Gate와 동치임을 이용하여 gate를 줄일 수 있다.R-S latch의 Truth TableSRCQ(t)001Q(t-1)0110 : Reset1011 : Set ... /F- D F/F은 클럭화 된 R-S F/F의 한 변형이다. D 입력은 R-S F/F의 S 입력으로 바로 들어가며, 또한 NOT 게이트를 통해서 D 입력의 보수 값이 R 입력

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기