"전자회로설계 Pspice"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

BJT PSPICE 전자 실습계획서 결과보고서 전자회로실험 전전설1 pspice 아날로그 전자회로 솔루션 JFET 특성 oscillator 설계 pspice cascode mirror

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로설계 Pspice" 검색결과 201-220 / 1,136건

중앙대 전자전기공학부 전자회로설계실습 예비보고서(실험11)

전자회로 설계 실습예비보고서설계실습 11. Push-Pull Amplifier 설계실험일시 :작성자 :담당교수 :이름학번분반실험날짜설계실습 11. Push-Pull ... 까지만 사용한다.위 왼쪽 회로와 같이 설계한 Push-Pull Amplifier에서 RL = 100 Ω, VCC = 12 V로 하여, Dead zone과 Crossover ... distortion을 확인하려고 한다.(A) 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2021.08.18

다운로드 장바구니
판매자 표지

[중앙대전전][전기회로설계실습][예비보고서]-3.분배기(Voltage Divider) 설계

을 출력하는 것을 Pspice를 통해 확인했다.결과적으로 3 V±10% 전압조건을 만족한다.(b) 설계한 회로의 3 V 출력단자에 등가부하로서 1 kΩ의 부하가 병렬로 연결되었을 때 ... 전기회로설계실습(3번 실습- 예비보고서)소 속창의ICT공과대학 전자전기공학부담당 교수교수님수업 시간월 9, 10, 11, 12편 성학 번성 명설계실습 3. 분배기(Voltage ... ) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.(b) 등가부하가 연결된 경우에 등가부하에 걸리는 전압, 전류를 계산하라. 등가부하가 연결되지 않

리포트 | 5페이지 | 1,000원 | 등록일 2023.09.03 | 수정일 2024.02.14

다운로드 장바구니
[A+결과레포트, 전자회로설계실습]5.Oscillator설계

전자회로설계실습 결과보고서5. Oscillator 설계1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Oscillator 설계3.2 β의 영향3.3 R의 영향4. 결론1 ... 을 확인하는 실험을 하였다.회로도를 따라 설계하였고, 출력을 관측한 결과 파형은 PSPICE와 유사하였다. 하지만 끝 부분이 증가하는 모양을 띄어 왜곡되었는데, 원인은 TIME ... , 6.4V이다. 오차율은1.78%~7.38%로 오차가 큰 실험이었다. 이러한 오차의 원인은 OP Amp의 전원전압(Vdc)을 pspice설계값(12V)보다 더 큰 12.4V로 설정

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2020.11.26

다운로드 장바구니
판매자 표지

홍익대 실험3 8주차결과보고서

전자회로실험 및 설계8주차 결과보고서제출일: 2024.05.23.(목)실습파트그림 1 :NPN형 BJT 공통컬렉터 증폭기의 회로구성 사진결과파트실제 저항값1KΩ=0.987K ... [V/V]이다.이를 통해 시뮬레이션 결과와 측정결과가 차이가 있음을 알 수 있는데 이는 Pspice에서 그래프에 나타난 첨두-첨두 값을 찾기 위해 커서를 조정하는 과정에서 생기는 오차때문으로 볼 수 있다.

리포트 | 4페이지 | 2,000원 | 등록일 2025.03.28

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 8차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 8. 래치와 플립플롭소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.11.09제출날짜2023.11.091 ... . 실습 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실습 준비물실습 준비물부품NAND gate 74HC00 ... 이 모두 0인 경우에 부정 입력이 나타난다.PSpice simulation을 통해 진리표의 결과와 동일한 결과가 나오는지 확인하였다. RS 래치(NOR 게이트 래치) RS 래치(NAND

리포트 | 5페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
[A+결과레포트 전자회로설계실습]8. MOSFET Current Source와 Source Follower 설계

전자회로설계실습 결과보고서8. MOSFET Current Source와 Source Follower 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. 설계실습 내용 및 ... 분석3.1 Current Source의 구현그림 8-1과 같은 회로를 설계한다. 값이 설계한 10 mA가 될 수 있도록 을 조절한다. 이 때 의 값을 측정하여 설계시의 값과 비교 ... , 오차가 생길 시에는 오차의 이유를 분석한다.이 실험에서 을 측정하기 위하여 저항의 양 쪽 노드의 전압을 측정한 후, 옴의 법칙에 따라 을 계산 하였다. PSPICE에서 설계 조건

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2020.11.26

다운로드 장바구니
판매자 표지

전자회로설계실습 6 예비보고서 Common Emitter Amlifier 설계

전자회로설계 실습(9주차 예비보고서)소속담당교수수업 시간학번성명예비 보고서설계실습 6. Common Emitter Amlifier 설계실습날짜교과목 번호제출기한작성자제출날짜(메일 ... 나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라 ... 한 Common Emitter Amplifier 설계그림 1* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 emitter저항을 사용한 Common

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 4차 예비보고서

아날로그 및 디지털 회로 설계 실습예비보고서설계실습 4. 신호발생기소속중앙대학교 창의ICT공과대학 전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.10.05제출날짜 ... Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계 하시오. 그림 4-1 ... 와 함께 제출하시오.은 3-1-(A)에서 설계한 Wien bridge oscillator 회로도이다.의 time-domain 출력 파형을 확인하면 sine파가 출력된다.하지만 발진

리포트 | 9페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
판매자 표지

전자회로설계실습 10번 예비보고서

전자회로설계실습(예비보고서 - 10)소 속담당 교수수업 시간편 성학 번성 명설계실습 10. Oscillator 설계1. 목적OP-Amp를 이용한 Oscillator (신호발생기 ... )를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습한다.2. 실습준비물Function ... /2W): 2개세라믹 커패시터 (0.47uF): 1개3. 설계실습 계획서3.1 OrCAD PSPICE를 사용한 Oscillator의 설계(A) 으로 주어진 경우, 0.5msec가 되

리포트 | 7페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
설계실습 11. Push-Pull Amplifier 설계 예비보고서

전자회로 설계 및 실습설계실습 11. Push-Pull Amplifier 설계 예비보고서1. 목적RL = 100 Ω, Rbias = 1 kΩ, VCC = 12 V인 경우 ... onnected in a negative feedback loop[AC](A) 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT ... 741cp opamp : 1개3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성그림 2(b) Push-Pull Amplifier with Op-amp c

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2021.09.14

다운로드 장바구니
판매자 표지

[분반 1등], [A+], 중앙대학교 전자회로설계실습 7. Common Emitter Amplifier의 주파수 특성 예비보고서

전자회로 설계 및 실습 예비보고서설계실습 7. Common Emitter Amplifier의 주파수 특성설계실습 7. Common Emitter Amplifier의 주파수 특성1 ... | V _{min} RIGHT |을 %로 구하라.위의 그림은 모든 node의 전압과 branch의 전류가 나타난 PSPICE 회로도이다.설계한 회로의 출력파형이다.그래프에서 c ... 하여 유효숫자 세 자리까지만 사용한다.(A) 이전 실험의 2차 설계 결과회로(R _{i} 추가)에 대하여 모든 커패시터의 용량을 10 μF으로 하고 CE증폭기에 100 kHz, 20

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2022.09.25 | 수정일 2022.09.30

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 예비보고서 11주차 Push-Pull Amplifier 설계

전자회로 설계 및 실습예 비 보 고 서학 부전자전기공학부학 번조이 름실 험 일제 출 일담당 교수담당 조교설계 실습 11. Push-Pull Amplifier 설계1. 목적RL ... 저항 1 ㏀: 1개Resistor 저항 100 Ω: 1개UA741cp OP-amp: 1개3. 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성아래 회로 ... .(A) 그림 1(a)회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2021.04.07

다운로드 장바구니
판매자 표지

[편입] 연세대 전기전자공학과 학업계획서

이 있습니다. ‘전자회로’와 같은 선수강과목을 이수하지 않았지만, 팀원들의 도움과 조교님에게 적극인 질문을 통해 설계에 필요한 핵심적인 부분을 학습하였습니다. 구체 ... ‘전력변환응용’ 수업에서 실제 컨버터 설계한 회로를 보여준 후에 pspice의 프로그램을 활용하여 간단한 회로 설계 실습의 내용을 포함하였습니다. 그 결과 전체 활동 중에서 학생 ... 전기공학을 복수전공하였습니다. ‘회로망이론(회로이론2)’,‘신호와시스템’ 등의 수업을 수강하며, 해당 과목들을 A이상의 성적을 받았습니다. 하지만 복수전공 여건 상 ‘전자회로’ 및

자기소개서 | 2페이지 | 5,000원 | 등록일 2023.03.05

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 2 Op Amp의 특성측정 방법 및 Integrator 설계

설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계과 목 : 전자회로설계실습학 번 :조/이름:3.1 Offset Voltage, Slew Rate3.1.1 ... 의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력 전압의 파형을 제출한다.Inverting amplifier에서R _{2} 대신C ... 를 설계하고 회로도를 제출한다.(B) 두 회로에 대해 유한한 크기의 open loop gain을 고려하여 이득을 구하기 위한 수식을 제출한다.open loop gain을 A,R

리포트 | 9페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
판매자 표지

서강대학교 22년도 전자회로실험 9주차 결과레포트

전자회로실험 예비/결과 보고서실험 9주차. MOSFET 특성 및 바이어스 회로/MOSFET 공통 소스 증폭기/MOSFET 공통 게이트 증폭기분반조학번이름시작종료실험시작/종료시간 ... 기재(통계목적임)예비보고서는 아래 각 문항 중 (예비)라고 되어 있는 부분을 수행하여 작성한다.결과보고서는 측정결과 및 분석을 추가하고, 설계과제를 수행하여 결과를 작성한다.회로 ... BJT스 값은 각각 얼마인가?(Pspice회로)VGS : 2.77VVDS : 2.309VID : 64.61mA(6) (예비) 본 실험 내용에 제시된 그림 12-8 자기 바이어스 회로

리포트 | 40페이지 | 1,000원 | 등록일 2024.04.18

다운로드 장바구니
판매자 표지

[전자회로실험2]보고서7주차- Two Stage Amplifier

[전자회로실험2] 보고서Two Stage Amplifier[실험목적]-Two-stage Amplifier에 이해하고 설계하자.[실험이론]-위 Two-stage Amplifier ... _{11} =68.75kR _{o} 가`R _{i} 보다10배 이상 작으므로. 설계회로를 구현할 수 있다.실험 1.v _i ,`v _{o1} ,`A _{V}(전압이득)를 구하여라.실험 ... 의 회로는 Common Source Amplifier와 Source Follower Amplifier를 합친 회로이다. ⅰ) = Common Source Amplifier 회로이고

리포트 | 6페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
Op-Amp의 특성측정 방법 및 Integrator 설계 예비보고서

1. Op-Amp의 특성측정 방법및 Integrator 설계설계과목 : 전자회로설계실습지도교수 :교수님지도조교 :조교님이름 :학번과 :실험날짜 :제출날짜 :1. 목적 OP Amp ... Vpp의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.Inverting Integrator의 output ... 의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function Generator1대Oscilloscope

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2021.06.18

다운로드 장바구니
제너다이오드 보고서

REPORT? 과 목 명 :ECAD? 학 과 :전자공학과? 담당교수 :? 이 름 :? 학 번 :? 제 출 일 :목 차13.7장 정전압 회로 ... 파형 : 출력파형5.1장 시스템 보드선도1. 회로의 구성교류 전압원 V1과 저항 R1, R2, 캐패시터 C1을 이용하여 보드선도 회로를 설계했다.[그림3.1]2. 회로의 해석교류 ... · · · · · · · · · · · · · · · · · · · · · 613.7장 정전압 회로1. 회로의 구성직류전압원 V1과 4.7V인 제너다이오드 D1 그리고 적절한 Iz 전류를 흘려주

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2022.05.29

다운로드 장바구니
[A+]중앙대 전자회로설계실습 예비보고서 설계실습2. Op Amp의 특성측정 방법 및 Intergrator 설계

전자회로설계 실습 예비보고서- Op Amp의 특성측정 방법 및 Intergrator 설계-제출일: .제출자학번 : 제출자성명 :담당 교수님 :담당 조교님 :목적: OP Amp ... 의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.준비물 및 유의사항준비물개수Function Generator1대Oscilloscope ... 를 설계하고 회로도를 제출한다.- Gain 100(V/V)- Gain 1000(V/V)두 회로에 대해 유한한 크기의 open loop gain을 고려하여 이득을 구하기 위한 수식

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2021.12.24 | 수정일 2022.01.10

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서11

아날로그 및 디지털 회로설계실습(실습11 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 11. 카운터 설계실습날짜2021.11.29. 17시교과목 번호제출 ... 의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다. 또한, Q1, Q2, Q3 출력 신호에 LED를 연결 ... 101 111 까지 0~7까지 잘 출력이 되었음을 확인할 수 있다. 위의 Pspice 회로도에서는 LED를 제외하고 구현을 하였지만 실제 실험에서는 LED를 설치하여 카운터의 상태

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기