VHDL 기초 이론 내용요약

소개

VHDL 기초 이론과 내용을 요약하였습니다.

목차

1.VHDL의 정의
2.VHDL의 배경
3.VHDL의 특징
4.VHDL의 규칙
5.VHDL의 구성
6.Modeling
7.VHDL의 문법

본문내용

1.VHDL의 정의
VHDL이란 BHSIC Hardware Description Language의 첫 자를 딴 이름이다. 이것은 하드웨어를 언어를 통해 빠른 속도로 IC화 한다는 뜻이다. 따라서 다른 소프트웨어의 설계 언어가 아닌 하드웨어를 구성하는 표현한다는 의미이다. 이전의 CAD 툴과 달리 보다 쉽고 간편하게 회로를 구성하고 표현할 수 있고 이것을 문법화 한 것이 VHDL이라고 할 수 있다.

2.VHDL의 배경
VHDL은 80년대 초 미 국방성의 요구에 따라 연구되기 시작하여 1987년 12월에 IEEE 1076 표준안으로 발표되어 1992년에 표준화 되었다. 미 국방성이 이러한 요구가 필요하게 된 계시는 무기제조에서의 일관화를 하기 위함이었다.

3.VHDL의 특징
1) 표준화된 언어
:VHDL의 등장으로 단일 언어를 사용하고 단일의 시뮬레이션을 사용함에 따라 설계 오류 검증은 물론 수정 등 관리적인 측면에서 매우 효율적이 되고 있다.
2) 전 세계적으로 그 이용이 확대되었다는 점이다.
:미국, 유럽뿐만 아니라 일본, 한국 등의 나라도 그 사용이 점점 증가하고 있는 실정이다. 특히 PLD를 VHDL을 가지고 이용함으로써 가전제품에 많이 사용하게 되었다. 이를 이용 하여 국가간, 회사간의 설계 정보를 교환 할 수 있으며 대규모의 설계를 용이하게 하여 VHDL의 사용은 크게 확대되고 있다.
3) 다양한 설계 및 응용이 가능하다.
:우리가 흔히 사용하고 있는 고급 프로그래밍 언어와 같은 원리에 기초를 두고 있으며 하드웨어적인 특징을 추가하여 표현 능력을 향상시켰다.
4) 언어로서 다양한 기능을 제공한다.
:언어 사용상에 상당한 융통성을 부여할 수 있는데 그 예로써 연산자, 함수, 문자 등이 여 러가지 다른 의미를 가지도록 프로그래밍 할 수 있다. 또한 설계시간이 훨씬 단축되고, 에 러요인들을 철저히 검증할 수 있다.
*위에서 네가지 특징을 보았는데 이에따르는 단점 또한 존재한다.

참고자료

· 없음