741 Op-Amp Characteristics

소개

741 Op-Amp Characteristics

목차

실험목적
실험부품 및 사용기기
이론요약
이론보충
실험순서
PSPICE

본문내용

(1) CMRR
1. 연산 증폭기는 기본적으로 입력단의 차동 증폭기에서 두 입력단자에 같은 신호가 인가 되였을 때, 출력이 0이 되어야 한다. 그러나 실제 연산 증폭기는 그렇지 못하며, 이를 common mode gain이라 정의한다.
2. common mode gain이 적을수록 우수한 연산 증폭기이며, 척도로는 CMRR이라 하고 다음과 같이 정의된다(이상적 연산 증폭기 : CMRR=∞).

여기서 는 증폭기의 differential mode gain이고, 은 증폭기의 common mode gain을 나타낸다.

3. 741 연산 증폭기에서는 주파수가 낮은 경우 CMRR은 90[dB]정도가 되나 주파수가 높아질수록 CMRR은 감소하는 경향이 있다.

(2) Slew Rate
1. 연산 증폭기의 입력 단에 구형과 입력을 인가하면, 출력 전압은 입력전압과 달리 시간에 따라 전압이 지연되면서, 일정한 기울기를 가지고 상승 또는 하강하게 된다. 이 속도를 SR (slew rate)이라 하며 다음과 같이 정의한다.

2. 입력에 정현파 신호를 인가할 때, 주파수가 SR의 규정 값을 넘어서게 되면, 출력파형이 왜곡한다. 최대 동작 주파수와 SR의 관계는 다음과 같다.

3. 741 연산 증폭기의 SR은 0.5[V/μs]이다.

(3) Offset Voltage and Offset Current
1. 이상적인 연산 증폭기의 입력 offset voltage는 0이지만 실제 연산 증폭기는 두 입력 단자 사이에 0V의 전압이 인가되는 경우에도 미소하나마 약간의 출력전압이 나타난다.

참고자료

· 없음