디시설, 디지털시스템설계 실습과제 5주차 인하대

소개

"디시설, 디지털시스템설계 실습과제 5주차 인하대"에 대한 내용입니다.

목차

1. 8bit cascadable comparator
2. Matrix multiplication
3. 고찰

본문내용

8bit cascadable comparator 부터 살펴보자. 우선 인풋신호로 “a가 b보다 크다”의 입력 Iagtb, “a와 b가 동일하다”의 Iaeqb, “a가 b보다 작다”의 Ialtb를 정의해주었다. 마찬가지 순서로 출력신호 Oagtb, Oaeqb, Oaltb를 정의해 준다. 이제 실질적으로 입력을 받을 입력 값 a와 b를 정의하는데 [N-1]비트의 크기로 정의해서 원하는 비트수의 값을 입력받는다. Parameter N은 8로 설정해 8비트 비교기로 설정한다.
기본적인 4비트의 경우 함수 구현부를 살펴보자. 우선 입력에 “a와 b가 동일하다”의 Iaeqb를 1로 나머지를 0으로 입력했다. 따라서 첫번째 경우로 실제 a와 b가 같을 때를 살펴보자. 우선 Iaeqb는 1과 같고 a와 b가 같으므로 첫번째 assign 문의 조건을 만족하고 참(1)을 출력한다. 두번째, 세번째 조건은 만족하지 않으므로 Oaeqb가 출력된다. 이제 a와 b의 크기가 다를 때를 살펴보자. 우선 Iaeqb는 1이고 Iagtb, Ialtb는 모두 0이기 때문에 두번째, 세번째 assign문의 || 오른쪽 연산식은 모두 0이다. 따라서 ||연산 왼쪽의 연산으로 출력 값이 결정된다.
8비트 comparator는 4bit comparator 두개를 이어서 계층적 코드로 구현하였다. 따라서 뒤의 4비트 comparator(fb1)의 출력 값이 앞의 4비트 comparator(fb2)의 입력으로 들어오는 것으로 볼 수 있다. 또 a, b의 경우 8비트 값을 입력 받아 하위 4비트는 fb1에 상위 4비트는 fb2에 입력되도록 코드를 작성했다. (fb1, fb2의 모듈은 캡쳐로 첨부하지 않고 코드만 압축파일에 첨부했습니다.)

참고자료

· 없음