서강대학교 전자회로실험 - 실험 3. PSpice 사용법 및 시뮬레이션 실습 결과 보고서
- 최초 등록일
- 2020.04.20
- 최종 저작일
- 2018.03
- 12페이지/
MS 워드
- 가격 1,000원

판매자QWERTY123 (본인인증회원)

목차
없음
본문내용
R2에 걸리는 peak 전압은 전압 분배에 따라 2.5V여야 하나, Pspice로 측정한 값은 2.4578V 이었다. 또, R2에 흐르는 전류의 peak 값도 2.5A여야 하나, Pspice로 측정한 값은 전압과 마찬가지로 2.4578A였다. 위 결과 그래프에서 전류와 전압 그래프가 동일하게 겹쳐 보였다. 이론값과 Pspice 결과값은 거의 비슷하였다. 약간의 오차는 전제 전압의 진폭을 5V로 하였으나, 실제 측정된 전체 전압의 peak값이 약간 더 작게 측정되었는데 이는 Pspice가 정확하게 계산을 못하는 것으로 생각된다.
이 실험의 회로는 inverting amplifier이다. 이득이 -R2/R1=-2이므로 출력전압이 -2V1이 된다. 그래서 위 시뮬레이션 그래프의 기울기가 -2인 것이다. 그러나 OP-AMP의 Vcc 때문에 최대 출력 전압이 15볼트로 정해져 있어서 그 이상의 값은 +-15볼트로 출력된 것이다.
V1의 크기가 클수록 MbreakN에 흐를 수 있는 최대 전류가 많아지는 것을 그래프를 통해 알 수 있다. 그리고, V2(x축)가 작으면 전류가 흐르지 않고, V2가 증가하면 전류도 증가하는데 나중에는 포화되어 일정하게 된다.
위 회로에서는 saturation이 일어나게 된다. 따라서 출력 전압이 위 그래프와 같은 값이 나오는 것을 알 수 있고, 주파수가 증가할수록 출력전압이 점점 0에 가까워지는 것을 알 수 있다. 이는 주파수가 커지면, 증폭기의 대역폭을 넘어서서 전압을 제대로 인식하지 못해서 그런 것으로 생각된다.
위 그래프를 통해, VPULSE에서 나오는 파형을 뒤집은 모양이 결과모양으로 나오는데 이를 통해 inverter에 의해 위상이 정반대로 변한다는 것을 알 수 있다. 또한, 같은 시간에 위상이 다른 것이 아니기에 약간의 딜레이가 있다는 것과 전압이 약간 더 크게 출력된 것도 확인할 수 있다.
참고 자료
없음