공통드레인 증폭기 CD AMP

목차

1. 실험목적

2. 실험,실습 관련이론
1) 직류해석
2) 교류해석

3. 실험,실습 사용기기 및 재료
4. 실험순서 및 방법

본문내용

실험 제목 : 공통드레인 증폭기

실험목적
자기바이어스된 공통드레인 증폭기의 동작과 특성에 대하여 이해하고 JFET의 파라미터를 사용하여 전압이득에 영향을 미치는 원인을 알아본다. 소스플로어라고도 불리는 공통드레인 증폭기는 게이트단자에 입력신호를 가하고, 소스에서 출력을 얻어서 그 특성을 알 수 있다. 출력신호는 입력신호보다 크지 않으나 입력신호와 항상 동위상이다. 따라서 출력은 입력을 따라간다.

실험․실습 관련이론
드레인 공통 증폭기는 컬렉터 공통 바이폴라 증폭기와 유사하며 소스전압이 입력게이트 전압과 같고 위상이 동상이기 때문에 흔히 소스플로어라고 부른다. <그림1>은 자기 바이어스된 드레인 공통JFET증폭기를 설계하였다. 입력신호는 결함 캐패시터를 통해서 게이트에 공급되고 소스단자에서 출력전압을 얻으며 드레인 저항이 없는 구조이다. 교류증폭기는 직류 및 교류전원을 동시에 포함하고 있기 때문에 입출력 관계에 대한 해석을 하기 위해서는 직류 및 교류 해석이 별도로 필요하다.

직류해석
소신호 드레인 공통 증폭기를 해석하기 위해서는 먼저 직류바이어스 값을 구해야 한다. 이를 위해 증폭기 회로내에 있는 모든 캐패시터를 개방시킨 후 얻어지는 직류등가회로를 해석해야 한다. <그림2>에 드레인 공통JFET 증폭기에 대한 직류등가회로 형성과정을 구성하였다. 이때 게이트 전압에 대한 식은이고 게이트-소스사이는 항상 역방향으로 바이어스 됨을 알 수 있다.

교류해석
캐패시터와 리액턴스가 신호주파수에 대해 충분히 작다는 가정하에 캐패시터를 단락시키고, 다음으로 직류전압원의 내부저항을 0으로 가정하여 직류전압원을 접지시킨다. 이러한 과정을 통해 얻어지는 회로를 교류등가회로라 부르며 <그림3>을 구성한다. 이때 소스직류저항과 출력단 저항은 C2가 단락되면서 병렬연결 되기 때문에 R2라고 쓴다. 교류등가회로에 대하여FET를 교류등가모델로 대치하면서 회로를 얻을 수 있다. 이때 이다. 이에 대한 전압이득은 이다. 전압이득식에서 알 수 있듯이 전압이득은 항상 1 보다 약간 작으며 전압이득은 1과 비슷하게 된다. 또한, 입력전압과 출력전압간의 위상차는 없고 동상이다. 따라서 출력전압은 입력전압과 크기가 거의 같고 위상도 동상이므로 소스 플로어라고 부른다.

참고자료

· 구글, ‘드레인 공통JFET증폭’, 2017.09
· 전자회로, 생능 출판, 김동식
· 교재프린트