[실험 9] OPAMP

목차

1. Purpose
2. Experimental Equipment
3. Background Survey
4. 예비보고서 문제
5. 참고 문헌

본문내용

연산증폭기는 고 이득 전압증폭기이다. 연산 증폭기는 두 개의 입력단자와 한 개의 입력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어 있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기는 일반적으로 +VCC 및 -VCC의 두 개의 전원이 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주 증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기만을 취급한다. 전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것이다. 물론 이상적인 것은 실제적인 것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적 가정 하에서는 모든 것이 단순해지기 때문이다.

참고 자료

<회로이론실험>, 두양사. 2005.02.20.
<electric circuits 9th edition>, Nilsson Riedel, 2011.02.25