예비보고서 27장 차동 증폭기 회로
- 최초 등록일
- 2016.10.07
- 최종 저작일
- 2016.09
- 3페이지/ 한컴오피스
- 가격 1,000원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
목차
1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌
본문내용
실험에 관련된 이론
- 차동 증폭기란?
2개의 입력단자에 가해지는 신호를 증폭하는 회로이다. IC칩에 가장 많이 쓰이는 회로이기도 하다. 옆의 회로도는 BJT를 사용한 차동 증폭기 회로인데 입력단자와 마찬가지로 출력단자도 2개가 있는 것을 알 수 있다. 2개의 트랜지스터를 그림과 같이 접속하여 각각의 베이스에 신호를 주면 2개의 트랜지스터와 컬렉터의 부하저항으로 브리지를 구성하고 있기 때문에 전원전압이나 온도의 변동 등으로 인한 드리프트가 적다.
- 차동증폭기의 출력 전압과 전압 이득
차동 증폭기는 입력신호를 인가하는 방법에 따라 출력값이 달라지게 되는데 입력신호를 인가하는 방법은 아래와 같다.
‣ 단일 인력 : 하나의 입력 단자에만 입력신호를 인가시키고 다른 입력 단자는 접지
‣ 차동 입력 : 반대의 극성을 갖는 두 입력신호를 인가시킨 것. 이 경우 아주 큰 이득이 출력된다.
‣ 공통 모드 : 같은 입력신호를 두 입력 단자에 인가시킨 것. 이 경우 아주 작은 이득이 출력된다.
참고 자료
http://electronicsdo.tistory.com/
http://google.com
전자회로실험 제10판. Robert L. 외 지음. 이적식 외 옮김.