아주대 논리회로실험 실험결과2 CMOS 회로의 전기적 특성 결과보고서

소개

아주대 논리회로실험 최연익교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
CMOS 회로의 전기적 특성 결과보고서 관련 레포트입니다.
많은 도움 되시길 바랍니다.

목차

1. 실험 결과 분석
1) 실험 1 : Logic Levels & DC Noise Margins
2) 실험 2 : Schmitt-Trigger Input
3) 실험 3 : Resistive Load
4) 실험 4 : Speed
5) 시뮬레이션 및 코멘트

2. 토의 및 고찰

본문내용

► Coment : 이번 실험은 실험1의 74HC04N 소자를 Schmitt-Trigger inverter인 SN74HC14 소자로 바꾸어 동일한 조건에서 동일한 방법으로 실험을 진행하는 것인데 실험1의 그래프 결과와 다르게 H→L의 천 이 그래프와 L→H의 천이 그래프의 VT+ VT- 값이 서로 다르게 나와 천이구간에 그래프가 겹쳐지지 않고 Hysteresis라 불리는 VH 구간이 생겼다. 이로 인해 슈미터 트리거 인버터는 실험1의 74HC04N 소자보다 노이즈 영역에서 강한 성질을 갖는 소자임을 알 수 있었다. 그리고 VT+, VT-, VH 의 측정 값들이 데이터시트의 표준값 영역의 한계값내에 있음을 알 수 있었다.

<중 략>

이번 실험은CMOS 회로의 전기적 특성실험으로 CMOS는 사실 정확히 배워본적이 없어서 실험 시작전 예비보고서를 쓰면서도 정확히 개념들이 머릿속에 들어서지를 못했었다. 하지만 실험을 직접 진행해 가면서 CMOS의 많은 전기적 특성들을 깨닫을 수 있었다.
먼저 실험1과 실험2에서는 inverter 74HC04N 소자와 Schmitt-Trigger inverter인 SN74HC14 소자의 특성 비교를 통하여 Logic Levels 과 DC Noise Margins 의 개념과 각 소자의 특성들을 알아보고 Schmitt-Trigger inverter를 사용하는 이유에 대해서도 확실히 알 수 있던 실험 이었다. 특히 Schmitt-Trigger inverter는 H→L의 천이 그래프와 L→H의 천이 그래프의 VT+ VT- 값이 서로 다르게 나와 천이구간에 그래프가 겹쳐지지 않고 Hysteresis라 불리는 VH 구간이 생겨 노이즈에 강해짐을 알 수 있었다. 그리고 각 소자마다 제조사에서 제작한 데이터 시트가 있는데 여기에 Logic Family를 이용해서Logic Level도 직접 그려볼 수 있고 소자의 정확한 특성들도 알 수 있다는 것도 새롭게 알 수 있었다.
그리고 실험3에서는 Resistive Load 실험으로 inverter 74HC04N 소자를 이용하여 CMOS 논리소자들의 내부에 있는 p채널의 Rp 저항값과 n채널의 Rn은 저항값을 측정하는 실험이었다.

참고자료

· 없음