[아주대] 논리회로실험 3장 예비(가산기 & 감산기)

소개

A+ 받은 레포트 입니다.
열심히 썻으니 참고하세요

목차

1. OBJECTIVES
2. RESUME OF THEORY
3. EQUIPMENT REQUIRED
4. PROCEDURE
5. EXPECTING RESULTS
6. 결선도

본문내용

- Logic gate들을 이용하여 가산기와 감산기를 만들어 보고, 가산기와 감산기의 동작원리와 구조를 이해한다.
반가산기와 전가산기의 차이, 반감산기와 전감산기의 차이를 알아본다.
RESUME OF THEORY
● 가산기
덧셈을 하는 장치를 가산기(Adder)라 한다. 덧셈은 2진수에서 더해지는 수를 피가수(augend)라 하고 더하는 수를 가수(addend)라 하며 연산결과 합 과 자리올림수로 나타난다.
연산결과 세 가지 덧셈 연산결과 합을 나타내는 경우에 2 ^{0}자리로 충분하지만 마지막 연산은 합을 위한 2 ^{0}자리와 자리올림수(carry)를 위한 2 ^{1}자리가 필요하다. 즉 낮은 자리로부터의 연산결과 발생한 자리올림수를 두 개의 2진수에 더해야한다.
두 개의 2진수를 더하는 조합논리회로를 반가산기(Half adder, HA)라 부르며 두 개의 2진수와 더불어 자리올림수도 더해주는 조합논리회로를 전가산기(Full Adder, FA)라 한다.

<중 략>

전감산기는 반감산기 2개와 OR gate로 구성할 수 있는데, 앞의 반감산기 XOR gate에서 구한 차 D1과 뒷자리에서 가져간 값 Bi을 뒤 감산기 XOR gate를 통하여 차 D를 출력할 수 있고, 앞 감산기를 통한 A-B를 할 때 앞에서 가져오는 받아 내림 값 B1과 A와 B의 차와 뒤 자릿수에서 가져간 받아 내림 값 Bi를 뺄 때 앞에서 가져오는 받아 내림 값 B2를 OR gate를 통해줌으로써 Bo를 출력할 수 있다. 2진수 뺄셈의 최대값은 0-2이기 때문에 앞 자릿수의 받아 내림 값을 두 번 가져오는 일은 생기지 않는다.(B1과 B2가 둘 다 1이 나오는 경우는 없다.) 역시 전감산기를 계속 연결한다면 여러 비트를 갖는 2진수의 뺄셈을 할 수 있다.

참고자료

· 없음