NMOS 트렌지스터의 공정에 관한 설계 각각의 단위공정 전부 나와있음

소개

Nmos 트렌지스터의 조건에 따른 설계방법과

Nmos 트렌지스터가 만들어지는 공정단계들을 하나하나 이미지로 표현하여 설명되어있습니다.

반도체회사에서 인턴과정을 통해 공부한 자료와 전문서적들을 참고하여 작성하였으며

수업에서는 A+받은 과제로 최고점 받은 과제물입니다.

목차

1. 문턱전압을 조절하기 위한 이온주입양 설계
2.. 트렌지스터의 폭과 너비 설계
3. 트렌지스터 Layout
4. 마스크레벨 분류
5. 공정순서 설계

본문내용

n+ poly gate NMOS 트랜지스터 제작에 사용되는 Mask
최소 크기의 Lay out, 공정순서도
공정 설계 사양
비고
1. 책에서 많이 나온 LOCOS기술 대신 0.18μm이하의 Tech에서 주로 사용되는 STI를 Isolation으로 사용
3. 이온주입공정에 있어서 이온주입을 막기 위한 장벽 층으로 Silicon Nitride가 가장 효과적이지만 설계 과제에 있어서는 공정단계를 간략화 하고자 Photo Resist를 이용하여 장벽 층을 형성
2. 반도체공정개론 교재, Silicon Process, 반도체핵심공정기술교육과정등의 참고서적 활용
n+ poly gate NMOS 트랜지스터를 다음과 같이 설계 제작하려고 한다.[ 기판 웨이퍼의 농도NA= 10 16 cm-3 , 게이트산화막의 두께: 50 nm , VSB=0 V에서 VTN= 0.7 V , VDS=VGS= 3 V에서 드레인류: 1 mA]: 1 mA]1. 산화막 전하가 Qtot= 5ⅹ1011 cm-2 으로 나타날 때 문턱전압 조정을 위한 채널영역의 이온주입 양 (Qi)은 얼마로 해야 하는 가? Xi ≪ Xd 로 가정가정가정2. μn= 500 cm2/vs 으로 간주할 때 W/L 을 계산하라..3. 칙( 교재 그림 9.13 참조)에 의거하여 λ= 3 μm 인 조건에서 최소 크기의 트랜지스터를 Layout 하라..4. 설계된 트랜지스터를 제작하기 위한 마스크 레벨을 분류하라..5. 기판의 준비부터 시작하여 전극 형성이 완성되기까지 상기 트랜지스터를 제작하기 위한 공정 기술을 설계하라..
설계 과제
설계 과제
1. 산화막 전하가 Qtot= 5ⅹ1011 cm-2 주입 양 (Qi)은 얼마로 해야 하는 가? Xi ≪ Xd 로 가정
NMOS의 문턱전압 공식

참고자료

· 없음