2단증폭기에 대한 고주파 저주파 해석 및 설계

소개

1. 설계주제
-High and Low frequency analysis for Two-stage Amplifier with coupling capacitors Transistor
• Two-stage Amplifier
• 입력신호는 10uV, 출력전압은 mV 단위

2. 설계사양 설명
-입력 10uV로 설정하고, 출력을 mV단위로 출력하기 위하여 100배이상의 전압이득을 갖는 회로를 구상한다.

목차

1-설계주제
2-설계사양
3-설계계획
4-dc해석 및 ac해석 계산
5-pspice파형
6-실험 장비 및 재료
7-검토

본문내용

1. 설계주제
-High and Low frequency analysis for Two-stage Amplifier with coupling capacitors Transistor
• Two-stage Amplifier
• 입력신호는 10uV, 출력전압은 mV 단위

2. 설계사양 설명
-입력 10uV로 설정하고, 출력을 mV단위로 출력하기 위하여 100배이상의 전압이득을 갖는 회로를 구상한다.

• DC power supply (+15V)
• 오실로스코프, 디지털 멀티미터, 펑션 제널레이터 (1kHz)
• 저항 : 100Ω, 2kΩ, 3.6kΩ, 7.2kΩ, 47kΩ, 100kΩ
• 커패시터 : 25uF 50V, 100uF 50V
• 트랜지스터 : 2N3904

-회로에 대한 전압 전달함수의 크기 Bode선도

7. 결과 및 검토
다단 증폭기 회로를 설계하여 증폭기의 작동과 주파수에 따른 이득을 알수가 있었다. 위 회로에서 입력을 10uV로 두고 mV단위로 나오는 것을 보고 증폭기에 기능을 확인할 수 있었다.
PSpice 에선 이 회로로 약 2000배의 증폭률을 확인 할수 있었지만 실제 브레드보드 상에 실험을 했을 때에는 입력을 10uV로 넣을 수가 없어서 정확한 값을 측정할 수 없었고 출력파형이 왜곡되어서 출력됨을 확인할 수 있었다.
결론적으로 주파수에 변화에 따라 전압 이득이 변하는 것을 전압 전달함수 크기 Bode 선도를 보고 전압이득이 변하는 것을 확인할 수 있었고 중간 대역에서 최고치의 이득을 갖는 것으로 확인되었다.

참고자료

· 없음