Flip_Flop_예보&결보

소개

Flip_Flop_예보&결보 자료입니다. 정말 정리 잘 해놧습니다.ㅎ

목차

실험1. RS FLIP-FLOPS
실험2. D 및 JK Flip-Flops

포함파일
결과2(Flip Flop).hwp
결과2(Flip Flop)-2.hwp
예비2(Flip Flop).hwp
예비2(Flip Flop)-2.hwp

본문내용

1. 제 목 : RS FLIP-FLOPS
2. 목 적 : NAND 게이트를 이용하여 RS 플립플롭을 구성하고 그 동작특성을 고찰함으로써 플립플롭의 전반적인 이해를 도모한다.
3. 관련이론 : 플립플롭은 쌍안정 멀티바이브레이터(bistable multivibrator)을 일컫는 것으로 0과 1 두개의 안정된 상태를 출력으로 가진다. 이때 두개의 출력은 항시 상반된 상태에 있으며, 한 쪽의 출력을 Q라고 하면 다른 한쪽의 출력은 3. 가 된다.플립플롭은 기억소자로서 사용되며 또한 주파수를 분할하거나 카운터를 제작하는등에 널리 이용된다. 일반적으로 플립플롭은 그 입력회로의 구성에 따라서 RS 플립플롭, D 플립플롭, T 플립플롭, JK 플립플롭 등으로 구분되며, 이 실험에서는 RS 플립플롭에 대해서만 살펴보고 나머지는 다음에 다루기로 하겠다.
(중 략)

1. 제 목 : D 및 JK Flip-Flops
2. 목 적 : D, T, JK 및 마스터-슬레이브 플립플롭의 동작원리를 살펴보고 측정을 통하여 그 특성을 확인한다.
3. 관련 이론 :
(1) D 플립플롭
D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터 플립플롭이라고도 한다. D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것이다. 따라서 양쪽의 NAND 게이트에는 항상 상반되는 입력이 들어오게 되므로 RS 플립플롭에서 나타났던 레이스 조건(race condition)은 더이상 일어나지 않게 된다. CLK 는 클럭 펄스를 나타내며 Qn+1 은 n+1 번째의 클럽 펄스가 들어 왔을 때의 출력을 의미한다.
D 플립플롭에서 클럭 펄스 CLK 가 들어오기 전에 입력 D에 데이터가 들어와 있어야 하며, 이때 CLK 에 앞서서 D가 들어와야 하는 최소한의 시간간격을 set-up time이라고 한다.

참고자료

· ｢디지탈 공학 실험｣ 이병기저, 사이텍미디어
· ｢최신 디지탈 실험｣ 김 동일 편저,`1986,형설출판사
· ｢디지탈 공학 실험｣ 구용회•이원석 공저,`1987, 생능출판사
· ｢디지탈 이론과 실험｣ 김 이현 편저, `1985, 세화출판사