vhdl를 이용한 BCD-TO-EXCESS3 코드변환기(조합회로)

소개

BCD-TO-EXCESS3 코드변환기는 2진수로 표현된 10진수에 3을 더하는 것이다. 예를 들면 10진수 0 즉 BCD 0000에 대한 EXCESS3 코드는 10진수 표현시 0+3=3이고 BCD 표현시 0000+0011=0011을 나타낸다.
각 BCD 숫자(INPUT)는 네 개의 bit로 구성되고 가장 최상위 bit를 A로 하여 제일 최하위 bit D까지 A, B, C, D로 표시한다.
EXCESS-3 코드(OUTPUT)는 가장 최상위 bit를 W로하고 가장 최하위 bit를 Z까지 W, X, Y, Z 로 표시한다.
7-segment decoder를 통하여 7-segment LED에 표시하기 위하여 7-segment를 벡터로 나타내어 최상위 bit를 s[6]로하고 가장 최하위 bit를 s[0]까지 s[6], s[5], s[4], s[3], s[2], s[1], s[0]으로 표시한다.

목차

1. specification
2. formulation
3. 2-level optimization
4. MULTI-LEVEL optimization

본문내용

BCD-TO-EXCESS3 코드변환기는 2진수로 표현된 10진수에 3을 더하는 것이다. 예를 들면 10진수 0 즉 BCD 0000에 대한 EXCESS3 코드는 10진수 표현시 0+3=3이고 BCD 표현시 0000+0011=0011을 나타낸다.
각 BCD 숫자(INPUT)는 네 개의 bit로 구성되고 가장 최상위 bit를 A로 하여 제일 최하위 bit D까지 A, B, C, D로 표시한다.
EXCESS-3 코드(OUTPUT)는 가장 최상위 bit를 W로하고 가장 최하위 bit를 Z까지 W, X, Y, Z 로 표시한다.
7-segment decoder를 통하여 7-segment LED에 표시하기 위하여 7-segment를 벡터로 나타내어 최상위 bit를 s[6]로하고 가장 최하위 bit를 s[0]까지 s[6], s[5], s[4], s[3], s[2], s[1], s[0]으로 표시한다.

네 개의 출력식에 공통적인 부분표현식을 구하여 표현한다.
공통된 부분을 이라고 표현하고, 공통적인 부분표현식으로 식을 다시표현하면 아래와 같이 삼단 회로로 구현된 다단 회로 구현을 볼수 있다.

= C +D
W = A + BC + BD = A + B
X = BC + BD + BC D = B + BC D
Y = CD +C D
Z = D

QUARTUS Ⅱ 프로그램 상에서 schematic diagram 표현식에 2-AND2 NOR2 게이트가 존재하지 않아 BLOCK DIAGRAM을 이용하여 표현하였습니다.
6. verification
<Quartus Ⅱ>를 이용한 시뮬레이션 결과
(1) Timing 모드를 이용한 시뮬레이션 결과

Timing 모드를 이용하였을 경우 약 27ns, 67ns, 87ns 등의 부분에서 딜레이가 생기는 것을 확인 할수 있었다. 출력값에 있어 약간의 딜레이는 발생하지만 딜레이를 없애고 돌린 Functional 모드 시뮬레이션과 비교하였을때 결과값에는 차이가 없음을 알수 있다.

참고자료

· 없음