FET를 이용한 2단 증폭기 설계

최초 등록일
2010.05.06
최종 저작일
2009.04
9페이지/한글파일 한컴오피스
가격 5,000원 할인쿠폰받기
판매자tjdd**** 24회 판매
다운로드
장바구니

소개글

이득 100배 인 증폭기입니다.
설계과정,결과,넷리스트,시뮬레이션 같이 있습니다.

목차

1. 실험 목표
2. 관련이론
3. 사용부품
4.시뮬레이션

본문내용

1. 실험 목표
- FET의 특성을 이용 2단 증폭기를 설계 하고 전압이득과 컷 오프 를 알아보자.

2. 관련이론

◎ J-FET

1.1 개념및 특징
J (Junction)FET는 Gate-Channel 간의 PN접합으로 이루어져 있는데 보통 Transistor가 다수 캐리어와 반대극성의 소수 캐리어를 갖고 있으므로 바이폴러라 하는데 반하여 FET에서는 다수캐리어만이 존재하므로
유니폴러 라고 한다.

-. 입력 임피던스가 높다.
-. 전류성 noise가 매우작다.
-. 혼변조 일그러짐이 거의 발생하지 않는다.
-. 고속 스위칭이 가능하다.

1.2 동작원리
n형 반도체의 양쪽 끝에 오옴접촉으로 전극을 접촉시켜 이들 사이에 전압을 걸면 전류가 흐르게 된다. 이때 흐르는 전류는 다수 케리어에 의해 운반되는 것이다. 한편 n형 반도체 막대의 양 옆면은 억셉터 원자로 강하게 도핑되어 있으며 n형 막대와 p-n접합을 이루고 있다.
다음 장의 그림에서 p+영역을 게이트라 하고 이것은 불순물 원자로 강하게 도핑되어 있으므로 공간전하층은 대부분 n형 반도체 안에 생기며, 공간전하층으로 덮이지 않은 부분을 통해서 전자가 이동하여 전류를 형성하게 되는데 이 부분을 채널이라고 한다.

2. Electrical Characteristics
2.1 게이트 스레스홀드 전압 (Vth)
-.Vth(문턱전압) 는 편의상 어느 작은 드레인 전류를 흘렸을 경우의 게이트-소스간의 바이어 스 전압으로 나타내고 있다. Power MOSFET가 컷오프되어 있을때 VGS(off), 어느 드레인 전류가 흐를때 VGS(on) 으로 VGS(off) < Vth < VGS(on) 이 성립한다.

2.2 드레인 소스간 ON저항 ( RDS(on) )
-.Bipolar TR의 Collector-Emitter간 포화전압 VCE(sat)에 대응하는 것으로 ON상태에서의 자기손실을 구한는 기준이 된다.

참고 자료

없음

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

tjdd****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
19
ㆍ전체 판매량
522
ㆍ최근 3개월 판매량
0
ㆍ자료후기 점수
평균 A
ㆍ자료문의 응답률
100%
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 전자회로 실험2- 연산증폭기의 주파수특성 결과 7페이지
      배의 연산증폭기 출력2배의 연산증폭기회로의 입력을 가해주면 고 ... 회로를 설계한다고 하였을 때 2배의 연산증폭회로 출력에 5배의 연산증폭기 ... 회로의 입력으로 가하고 다시 5배의 연산증폭기 출력2배의 연산증폭기
    • 한글파일 mosfet을 이용한 2단증폭기 (3) 11페이지
      에 대해 알아본다. - 2 증폭기를 이해하고 회로를 설계할 수 있다 ... TERM PROJECT ( MOSFET을 이용한 2 증폭기 설계 ... 여러 소자를 이용해 주어진 조건에 맞게 계산을 한 후 2 증폭기
    • 한글파일 17장 OP앰프 특성 실험 예비레포트 3페이지
      2016년도 응용전자전기실험2 예비보고서 실험 17. OP앰프 특성 ... 비싸다. 오프셋은 증폭기의 차동 입력에 작은 고정 전압을 조절할 수 있다 ... . 모든 증폭기에는 바이어스 전류라는 입력 핀을 통과하는 다소의 전류
    • 워드파일 공통 소스 트랜지스터 증폭기 예비보고서 6페이지
      예비보고서 전자 회로 설계 및 실험2 실험일: 2016 년 10 월 19 일 ... 실험 제목 : 공통 소스 트랜지스터 증폭기 조 : 조 이름 : 학번 ... : 실험에 관련된 이론 JFET JFET 공통소스 증폭기는 바이폴라
    • 한글파일 전자회로실험1 9주차예보 4페이지
      실험 예비보고서 이름 : 학번 : 실험 제목 소스공통 증폭기 실험 목적 ... FET를 사용한 소스 공통 증폭기이다. 게이트 1과 2는 입력신호를 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 전자회로
    • 한글파일 실험8 에미터 공통 증폭기회로 특성- 결과레포트 3페이지
      2000년도 응용전자전기실험1 결과보고서 실험 8 . 에미터 공통 증폭 ... 대한 영향을 분석한다. 2. 실험방법 실험 1. 에미터 공통 증폭기회로 ... 계산값을 구한다. 실험 2. 에미터 공통 증폭기회로의 소신호 증폭실험
    • 워드파일 27과 차동증폭기 회로 예비 7페이지
      - 348 예비보고서 전자회로설계및실험2 실험일: 2014 년 11월 18일 ... 실험 제목 : 차동 증폭기 회로 조: 4 이름: 이윤철 학번 ... 회로를 사용해야 한다. FET 차동증폭기의 특성 - FET에 대한 차동증폭기
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    FET를 이용한 2단 증폭기 설계