[경희대 A+] 실험 6. 클램퍼회로 예비결과보고서

소개

전자공학과 전공필수 과목인 '전자회로실험'에서 진행한 실험데이터 및 예비/결과보고서입니다.

해당 실험과목은 '전자회로'과목을 기반으로 다양한 전자회로들을 Pspice 프로그램으로 설계 및 시뮬레이션하는 필수과목입니다.

배경이론 및 실험진행과정, 결과사진 등 알차게 작성하였으므로, 해당과목 및 유사한 과목을 수강하시는 분들에게 큰 도움이 되리라 생각합니다.

목차

Ⅰ. 예비보고서
1. 실험제목
2. 실험목적
3. 실험이론
4. Pspice 시뮬레이션 결과

Ⅱ. 결과보고서
1. 실험제목
2. 실험목적
3. 실험결과
4. 결과분석 및 고찰
5. 결론

본문내용

1. 실험 제목
: 클램퍼 회로

2. 실험 목적
: 클램퍼의 출력 전압을 계산하고, 그리고 측정합니다.

3. 실험 이론

* 클램퍼 회로(Clamped circuit)
=> 입력의 파형을 DC 레벨로 고정시키는 회로입니다. 클램퍼 회로의 구성은 커패시터를 회로에 직렬로 연결을 하고 다이오드를 출력과 병렬로 연결합니다. 커패시터가 충전이 됨으로써 커패시터는 또 다른 직류전원의 역할을 하여 전체적인 DC의 전압이 더해져 회로 전체가 기존보다 높은 전압에서 파형을 이루거나 혹은 낮은 전압에서 파형을 이루게 됩니다.

* 커패시터(콘덴서)의 충전과 시상수
=> 커패시터는 클램퍼 회로와 중요한 요소입니다. 커패시터에 충전이 됨으로써 전지(직류 전원)와 같은 역할을 하게 되어서 입력 신호 파형의 상승을 이끕니다.

< 중 략 >

4. PSPICE 시뮬레이션
=> 순서 2의 실험들을 아직 해보지 않아서 비교는 해볼 수 없습니다. 위의 그래프를 살펴보면, +4V가 입력될 때, 출력전압 (붉은색) 은 약 0.5V로 측정되고, (초록색)는 약 3.5V임을 알 수 있습니다. 반면 -4V가 입력될 때는 출력전압 는 약 -7.5V이고 는 3.5V임을 확인 할 수 있습니다. 이러한 파형이 출력되는 이유를 생각해보면, +4V가 입력될 때는 다이오드가 ON이 될 것을 생각할 수 있습니다. 따라서 출력전압 에는 다이오드의 문턱전압인 약 0.5V의 전압이 걸린 것임을 알 수 있습니다. 또한 –4V가 입력될 때, 다이오드는 OFF상태가 되게 됩니다. 이에 의해 다이오드는 OPEN 회로라 가정할 수 있고, 병렬 회로의 합성 저항은 거의 100k의 값을 가진다는 것을 알 수 있습니다. 따라서 거의 –4V정도의 모든 전압이 출력에 걸린다는 것을 알 수 있는데, 커패시터의 전압을 고려하면, - + = -7.5 V 임을 알 수 있습니다.

참고자료

· 없음