총 209개
-
A+ 연세대학교 기초아날로그실험 3주차 결과레포트2025.05.101. R회로 구현 및 등가회로 구현 실험 1-1에서는 20옴 저항 6개를 직, 병렬로 연결하여 등가저항을 구현하고 두 가지 방법으로 등가저항을 측정하였다. 직접 측정 방법으로는 13.2옴, 전압-전류 비 방법으로는 13.16옴을 얻었으며, 이론값 13.33옴과 비교하여 오차율 0.98%와 1.28%를 보였다. 오차의 원인으로는 측정 장비의 한계와 저항 자체의 오차 등이 지적되었다. 2. C회로 구현 및 등가회로 구현 실험 1-2에서는 100옴 저항과 220pF 커패시터 6개를 직, 병렬로 연결하여 RC 회로를 구현하고 주파수에 따른...2025.05.10
-
아주대학교 A+전자회로실험 실험4 예비보고서2025.05.091. 정궤환 회로 실험 목적은 연산 증폭기를 사용하여 정궤환 회로를 구성하고, 슈미트 트리거(Schmitt trigger) 회로, 사각파 발생 회로의 구성과 역할에 대해 알아보는 것입니다. 회로를 구성하여 각 경우에 대한 V_TL, V_TH, +V_sat, -V_sat을 측정하여 이들이 의미하는 바를 알아보고, 이론에서 배운 내용을 실험을 통해 증명하는 것이 목표입니다. 2. 슈미트 트리거 회로 슈미트 트리거 회로는 일반적인 소자(V_ILmax, V_IHmin)와 다르게 V_TL, V_TH라는 threshold가 있습니다. 출력이 ...2025.05.09
-
공진회로(Resonant Circuit)와 대역여파기 설계 예비보고서 (보고서 점수 만점/A+)2025.04.251. RLC 직렬 회로 C=0.01μF, 공진 주파수가 15.92kHz, Q-factor가 1인 bandpass filter를 설계하고, Q-factor가 10인 bandpass filter를 설계했습니다. 각각의 전달 함수의 크기와 위상차를 주파수의 함수로 Excel을 사용하여 linear-log 그래프로 그렸습니다. 반전력 주파수와 대역폭을 계산했습니다. 2. RLC 병렬 회로 C=0.01μF, 공진 주파수가 15.92kHz, Q-factor가 1인 bandstop filter를 설계했습니다. 전달 함수의 크기와 위상차를 주파수...2025.04.25
-
서강대학교 고급전자회로실험 4주차 예비/결과레포트 (A+자료)2025.01.211. 전압분배 회로 실험회로1은 간단한 전압분배 회로로 해석할 수 있다. 직렬 R1C1와 병렬 R2C2에 의해, 전압의 gain은 f < 20kHz일 때는 주파수가 증가함에 따라 같이 증가하다가, 그 이후에는 감소하게 된다. myDAQ의 bode analyzer로 주파수 특성을 측정한 결과, 10Hz < f < 20kHz의 입력 신호에 대해서는 gain이 -50dB에서 -10dB까지 증가하는 모습을 보였다. 이는 PSpice 시뮬레이션의 결과와 경향성이 같다. 100Hz와 20kHz의 입력 신호에 대해서, gain값 또한 각각 -3...2025.01.21
-
중앙대학교 3학년 1학기 전자회로설계실습 예비보고서10 구매 시 절대 후회 없음(A+자료)2025.05.141. OP-Amp를 이용한 Oscillator (신호발생기) 설계 및 측정 이 보고서는 OP-Amp를 이용한 Oscillator (신호발생기)를 설계 및 측정하여 positive feedback의 개념을 파악하고, 피드백 회로의 parameter 변화에 따른 신호 파형에 대해 학습하는 것을 목적으로 합니다. OrCAD PSPICE를 사용하여 Oscillator를 설계하고, 시뮬레이션을 통해 출력 파형과 주기를 확인합니다. 또한 feedback factor (β)와 feedback 저항 R의 영향을 분석합니다. 2. Positive ...2025.05.14
-
아주대학교 A+전자회로실험 실험1 예비보고서2025.05.091. 연산 증폭기(OP Amp) 연산 증폭기(OP Amp)는 두 개의 입력단(-IN, +IN)과 한 개의 출력단(OUT)을 갖는 단위 소자다. 입력과 출력은 V_out = A_v(V_+in - V_-in)의 관계를 가지고 두 입력 신호의 전압차를 증폭하는 차동 선형 증폭기이다. 연산 증폭기라고 불리는 이유는 이를 이용해 여러 가지 연산이 가능하도록 회로를 구성할 수 있기 때문이다. 2. 부궤환 증폭기(Negative Feedback Amplifier) 출력을 입력으로 되돌리는 것을 궤환(feedback)이라고 한다. 출력이 입력에 ...2025.05.09
-
Oscillator 설계 예비보고서2025.04.271. Push-pull 증폭기 동작 이해 R_L=100 ohm, R_bias=1k ohm, V_CC=12V인 경우, Push-pull 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을 파악하며 이를 제거하는 방법에 대해 실험한다. 2. Classic Push-Pull Amplifier 특성 그림 1(a) 회로를 시뮬레이션하여 입출력 transfer characteristic curve를 확인하고, Dead zone 현상이 발생하는 이유를 설명한다. 그림 1(b) 회로를 시뮬레이션하여 입출력 파...2025.04.27
-
Floyd의 기초회로실험 9장 병렬회로2025.01.191. 병렬회로 이 실험은 병렬회로의 특성과 고장난 병렬회로에 대한 조치 방법을 이해하기 위해 설계되었습니다. 병렬 회로에서 저항이 추가될 때 합성 저항값이 어떻게 변하는지, 저항과 전류를 어떻게 계산하고 측정하는지, 그리고 고장난 병렬 회로에 대한 조치 방법을 알아보는 것이 목적입니다. 2. 저항 추가에 따른 합성저항 감소 병렬회로에서 저항이 추가될수록 전체 합성저항값이 감소하는 것을 확인할 수 있습니다. 표 9-2를 보면 R_1만 연결되었을 때의 총 저항은 3.312k OMEGA 이지만 R_2, R_3, R_4가 차례로 추가될 때...2025.01.19
-
실험 24_연산 증폭기 응용 회로 2 예비보고서2025.04.281. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용 회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 미분기 및 적분기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 적분기 회로 입력에서 저항 R을 통해 음의 단자쪽으로 흐르는 전류 i_1이 피드백 커패시터 C를 통과하면서 출력 전압 v_o가 형성된다. 입력과 출력 사이의 전달 함수가 주파수 축에서 저대역 통과 필터의 특성을 보인다. 3. 미분기 회로 입력에서 커패시터 C를 통해 음의 단...2025.04.28
-
RLC 회로 실험2025.05.101. RLC 회로 RLC 회로는 저항 R, 인덕터 L, 축전기 C로 구성된 직렬 회로에 교류 전원을 연결한 것이다. 이 회로에서 각 소자에 걸리는 전압과 전류의 관계, 임피던스와 위상차 등을 이론적으로 설명하고 있다. 실험에서는 각 소자의 값을 측정하고 주파수를 변화시키면서 전압과 전류를 측정하여 RLC 회로의 특성을 확인한다. 2. 임피던스 RLC 회로의 임피던스 Z는 R, XL, XC의 합성 저항으로 표현된다. 임피던스 Z와 전원 전압 ε, 전류 I의 관계는 옴의 법칙과 유사한 형태로 나타낼 수 있다. 또한 전압과 전류의 위상차...2025.05.10
6 / 21
